【課題】ＧａＮ系化合物半導体による電界効果トランジスタにおいて、ゲート電極及びソース電極間及び／又はゲート電極及びドレイン電極間に、外部負荷からの逆起電力等のサージ電圧や静電気からトランジスタを有効に保護するためのダイオードを内蔵させる。
【解決手段】基板上に少なくともバッファ層を含む下部半導体層１０４と、電子走行層及び電子供給層により形成された半導体動作層１０５と、当該半導体動作層１０５の上に形成されたソース電極１３、ドレイン電極１２及びゲート電極１４を有する窒化ガリウム系化合物半導体からなる電界効果トランジスタにおいて、ゲート電極１４及びソース電極１３間と、ゲート電極１４及びドレイン電極１２間と、の何れか一方又は両方に並列接続されるダイオードが、前記の各電極間であって半導体動作層１０５から下部半導体層１０４に至る溝により形成される。 （もっと読む）

【課題】Ａｌを含む窒化物半導体に対して、より低いコンタクト抵抗が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、前記基板の上に設けられた窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上に設けられた電極と、を備え、前記第２の半導体層に複数の孔が形成され、前記複数の孔のそれぞれは、前記電極と同種の材料により充填されてなることを特徴とする半導体装置を提供する。 （もっと読む）

【課題】単結晶シリコンセグメントを熱処理することによって、少数キャリア再結合中心の所望のプロファイルを有するセグメント、並びにそのようなセグメントを製造する方法の提供。
【解決手段】セグメントは前表面と、後表面と、前表面と後表面の間にある中央平面を有する。本発明の方法では、セグメントは結晶格子空孔を形成するために熱処理に付され、空孔はシリコンのバルクに形成される。セグメントはその後、中央平面にあるいは中央平面の近くにピーク密度があり、濃度がセグメントの前表面の方向にほぼ減少していく空孔濃度プロファイルを有するセグメントを製造するために、前表面に拡散する結晶格子空孔のすべてではないが、いくつかを許容する速度で熱処理の温度から冷却される。白金原子はその後に、結果的に生じる白金濃度プロファイルが実質的に結晶格子空孔の濃度プロファイルに関連するようにシリコンマトリックスのなかに内方拡散される。 （もっと読む）

【課題】バッファ層上の窒化物系III−Ｖ族化合物半導体の転位密度が小さくて優れた電気的特性を有する窒化物系III−Ｖ族化合物半導体装置の製造方法を提供する。
【解決手段】SiC基板７１上にAlNのバッファ層７２を形成した後、AlNのバッファ層７２上にGaN層を成長させる。続いて、AlNのバッファ層７２と上記GaN層の界面近傍に、Gaイオンを打ち込んで、AlNのバッファ層７２と上記GaN層の界面付近にアモルファスの層７４を形成する。その後、基板温度を800℃まで上げてアモルファスの層７４の上の上記GaN層を再結晶化して、転位が少ないGaN層７５層を形成する。 （もっと読む）

【課題】高耐圧性をより確実に実現することができる電界効果トランジスタを提供すること。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板上に形成されたキャリア走行層と、前記キャリア走行層上に形成され、前記キャリア走行層とは反対の導電型を有し、前記キャリア走行層に到る深さまで形成されたリセス部によって分離したキャリア供給層と、前記分離した各キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記分離した各キャリア供給層上にわたって前記リセス部内における前記キャリア走行層の表面を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備え、前記リセス部の前記キャリア供給層上面からの深さが、前記キャリア供給層の層厚以上２００ｎｍ以下である。 （もっと読む）

【課題】Ｓｉ基板上に、ＡｌＮ及びＧａＮを成長させるにあたり、Ｓｉ基板の抵抗値の低下を抑制する。
【解決手段】成長装置内にシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中でクリーニングする。次に、成長装置内を不活性ガス雰囲気にした後、成長装置内を減圧し、さらに、シリコン基板の温度を成長温度まで昇温する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する。 （もっと読む）

【課題】複合半導体基板において、Ｓｉ基板とその上の窒化物系半導体層との応力を低減することにより、窒化物系半導体層中の欠陥密度を低くするとともに、複合半導体基板の反り量を小さくする。
【解決手段】複合半導体基板は、（１１１）面方位を有しかつ複数の凸部が形成された一主面を有するシリコン基板（１０１）と、その一主面を覆う窒化物系半導体層（１０２）とを含み、複数の凸部間に空隙（１０３）が存在していることを特徴としている。このような複合基板においては、異種材料のシリコンと窒化物系半導体を含むことによる応力を低減することができ、窒化物系半導体層中の欠陥密度を低く抑えることと複合基板の反りを小さくすることができる。 （もっと読む）

【課題】基板上に積層された薄膜に影響を与えない絶縁性ＺｎＯ系基板を用いたＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜又は有機物電極であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。Ｍｇ_ＺＺｎＯ基板１は、遷移金属を含み、かつ抵抗率が１×１０^５Ωｃｍ以上に絶縁化されている。 （もっと読む）

【課題】ゲートの漏れ電流を低減させる。
【解決手段】電子トラップ及びゲート電流の漏れを減少させる窒化物系ＦＥＴデバイス１０である。該デバイスは、デバイスの加工に起因するトラップを減少させるため比較的厚い不動態化層２０と、ゲート電流の漏れを減少させるためゲート端子３８の下方の薄い不動態化層１６、１８とを含む。デバイスは、基板１２上に堆積させた半導体デバイス層１４を含む。複数の不動態化層が半導体デバイス層１４上に堆積され、少なくとも２つの層はエッチストップを提供し得るよう異なる誘電性材料にて出来ている。層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 （もっと読む）

【課題】Ｇａ原子及びＡｓ原子の電極表面への拡散を低減可能なｎ型ＧａＡｓ系半導体の電極構造及びこの電極構造を備える半導体装置を提供する。
【解決手段】本発明に係る電極構造は、Ａｕ及びＧｅを含む化合物から成り、ｎ型ＧａＡｓ半導体基板１０上に設けられたオーミック金属層１１と、オーミック金属層１１上に設けられた第１のＰｔ層１３と、第１のＰｔ層１３上に設けられたＴｉ層１４とを備える。Ｔｉ層１４は、Ｇａ原子及びＡｓ原子の電極表面への拡散を防止する。第１のＰｔ層は、Ｔｉ層１４のＴｉ原子が、Ａｕ電極層１２及びオーミック金属層１１へ拡散することを防止する。その結果、Ｔｉ層１４の拡散防止機能が維持される。これらにより、電極表面へのＧａ原子及びＡｓ原子の拡散を低減することが可能となる。 （もっと読む）

【課題】ノーマリーオフ動作を実現可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、アンドープのＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ≦１）を含む第１の半導体層３と、第１の半導体層３上に設けられ、アンドープもしくはｎ型のＡｌ_ＹＧａ_１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）を含み、第１の半導体層３よりもバンドギャップが大きい第２の半導体層４と、第２の半導体層４上におけるソース電極５とドレイン電極６との間に設けられたゲート電極７とを備え、ゲート電極７下の第２の半導体層４中であって第１の半導体層３に達しない深さの部分に、第２の半導体層４中で負電荷を帯びる原子が添加されている。 （もっと読む）

【課題】性能を確保しながらコストを低減することができる半導体装置の製造方法を提供する。
【解決手段】貫通穴２が形成された基板１上にＡｌＮ層３、ＧａＮ層４、ｉ−ＡｌＧａＮ層５、ｎ−ＡｌＧａＮ層６及びｎ−ＧａＮ層７を形成する。更に、ソース電極９ｓ、ドレイン電極９ｄ及びゲート電極９ｇを形成し、半導体素子を形成する。その後、ＨＦ溶液中において、貫通穴２に向けて紫外線を照射することにより、ＡｌＮ層３を基板１から分離する。その後、ＡｌＮ層３を除去し、ＧａＮ層４の裏面に絶縁性の基板を貼り合わせる。 （もっと読む）

【課題】従来の半導体装置に比べてさらなる小型化を可能とする、複数の半導体素子が並列に接続された半導体装置を提供する。
【解決手段】半導体装置１は、ソース領域１５と、ドレイン領域１７と、ゲート領域１６とを有するＪＦＥＴ１０を複数個備えている。複数個のＪＦＥＴ１０は、ソース領域１５同士を接続するソース電極２５と、ドレイン領域１７同士を接続するドレイン電極２７と、ゲート領域１６同士を接続するゲート電極２６とにより並列に接続されている。ソース電極２５は、ソース電極２５を外部と接続するソース電極パッド２５Ａを含んでいる。ドレイン電極２７は、ドレイン電極２７を外部と接続するドレイン電極パッド２７Ａを含んでいる。そして、ソース電極パッド２５Ａおよびドレイン電極パッド２７Ａは、絶縁体からなる絶縁保護膜２８を挟んでゲート電極２６の上側に突出するように形成されている。 （もっと読む）

【課題】ゲートに絶縁体を用いるＺｎＯ系トランジスタで、ゲート制御動作を迅速に行うことができるＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜は、立方晶の結晶構造を有し、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜４で構成されている。ＭｇＣａＯ膜４上にはゲート電極５が形成される。このようにして、ゲート絶縁膜とＺｎＯ系半導体との格子不整合を緩和する。 （もっと読む）

【課題】コンパクト化が可能な半導体装置および当該半導体装置を用いた電子機器を提供する。
【解決手段】半導体装置１は、基板５と、基板５の主表面上に形成され、基板５の表面に沿った方向に電流を流すためのソースおよびドレイン領域９、１０と、ソースおよびドレイン領域９、１０の少なくともいずれか一方に電気的に接続されたソース電極２またはドレイン電極４とを備える。ソース電極２またはドレイン電極４はソースおよびドレイン領域９、１０のいずれか一方上から基板５の端面上にまで延在している。 （もっと読む）

【課題】ドライエッチングで加工したｐ型の窒化物半導体の表面に低コンタクト抵抗のオーミック電極を形成する。
【解決手段】 半導体装置の製造方法は、窒化物半導体のｐ型領域をドライエッチングによって露出させる工程と、ドライエッチングで露出させたｐ型領域の表面にマグネシウムを含む被覆層を形成する被覆層形成工程と、被覆層が形成されている窒化物半導体を加熱処理するアニール工程と、被覆層を形成したｐ型領域の表面に、オーミック電極を形成する電極形成工程を備える。 （もっと読む）

【課題】 自己発熱による熱を効率よく放散することができる電界効果トランジスタを提供すること。
【解決手段】 ＨＦＥＴ１において、基板２の一方面に電子走行層４を積層し、この電子走行層４に電子供給層５を積層することによって、基板２の一方側に窒化物半導体積層構造部３を形成する。さらに、窒化物半導体積層構造部３の積層方向において、基板２の他方面（下面）から、基板２を貫通して窒化物半導体積層構造部３の途中に至る、トレンチ１２を形成する。そして、トレンチ１２を埋め尽くし、さらに、基板２の下面を覆うように、基板２よりも熱伝導率の高いヒートシンク１１を形成することによって、ヒートシンク１１を、１対の壁面１６および底面１７において、電子走行層４（窒化物半導体積層構造部３）に接触させる。 （もっと読む）

【課題】ＧａＡｓなどの閃亜鉛鉱構造と負のピエゾ電気定数ｅ１４を有する化合物半導体材料よりなる半導体基板や半導体層の良好な結晶性を維持した状態で、電極とのコンタクト抵抗を下げる。
【解決手段】半絶縁性のＧａＡｓから構成され、主表面が（１００）面とされた基板１０１の上に、圧縮性の内部応力を伴う絶縁体から構成されて［０−１１］方向に延在するストライプ状の絶縁パターン１１１と、絶縁パターン１１１のとなりの、導電性領域１０２が形成されている領域の基板１０１の上に形成されたオーミック電極１０３とを備える。 （もっと読む）

【課題】低オーム性コンタクト抵抗と、微細な電極が形成できる平坦な表面が得られ、かつ経時変化の小さい窒化物半導体装置のオーム性電極を提供する。
【解決手段】 窒化物半導体装置のオーム性電極を、ＧａＮ系半導体２０１上に第一の金属膜２０２、第二の金属膜２０３、第三の金属膜２０４、第四の金属膜２０５、第五の金属膜２０６が形成された構造とする。ＧａＮ系半導体２０１としては、ＧａＮ、ＡｌＮ、ＩｎＮ及びその混合物を主成分とする半導体とし、第一の金属膜２０２としては、Ｔｉ、Ｎｂ、Ｖ、Ｗ、Ｔａ、Ｒｅ、Ｍｏ、Ｍｎ、Ｐｔ、Ｐｄ、Ｒｈ、Ｙ、Ｚｒのいずれか一つを含む金属膜とし、第二の金属膜２０３としては、Ａｌを含む金属膜とし、第三の金属膜２０４としては、Ｎｂを含む金属膜とし、第四の金属膜２０５としては、Ｍｏ、Ｗ、Ｐｔのうちいずれか１を含む金属膜とし、第五の金属膜２０６としては、Ａｕを含む金属膜とする。 （もっと読む）

【課題】シリコンリッチ窒化シリコン膜に起因した不安定な現象を抑制すること。
【解決手段】本発明はＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層１１の上に屈折率が２．２以上の第１窒化シリコン膜１２を形成する工程と、第１窒化シリコン膜１２より屈折率の低い第２窒化シリコン膜１４を第１窒化シリコン膜１２上に形成する工程と、半導体層１１を露出させた領域にソース電極１６およびドレイン電極１８を形成する工程と、第１窒化シリコン膜１２および第２窒化シリコン膜１４が形成された状態でソース電極１６およびドレイン電極１８を熱処理する工程と、ソース電極１６とドレイン電極１８との間の半導体層１１上にゲート電極を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）