【課題】駆動トランジスタの特性バラツキを補償しつつ低消費電力化可能な画素回路を提供する。
【解決手段】プログラミングステージ中は、トランジスタＴ４がオフで、トランジスタＴ１及びＴ３がオンとなる。オン状態のトランジスタＴ３は、駆動トランジスタＴ２をダイオードとして動作させ、Ｔ１は、このダイオードをデータ電流シンクへと接続する。データ線を介して電流シンクに流れるデータ電流ＩDATによって駆動トランジスタＴ２のゲート・ソース間に生じる電圧が容量素子Ｃ１に蓄積される。駆動トランジスタは、このＣ１に蓄積された電圧に応じた導通状態となり、その導通状態に応じた電流値を有する駆動電流が有機ＥＬ素子ＯＬＥＤに供給される。画素回路の電源電圧ＶＤＤは、駆動トランジスタＴ２及び有機ＥＬ素子により決定され、電流源の電力用の高電圧は特に必要ない。 （もっと読む）

【課題】 製造工程を増やすことなく、容量素子の誘電体膜の膜厚をＴＦＴのゲート絶縁膜の膜厚よりも薄くすることのできる薄膜半導体装置の製造方法、薄膜半導体装置、この電気光学装置、およびこの電子機器を提供すること。
【解決手段】 ＴＦＴアレイ基板１０に蓄積容量７０を構成する際、レジストマスク４０１の開口４０１ａから半導体膜１ａの延設部分１ｆに不純物を導入するとともに、このレジスマスク４０１の開口４０１ａから誘電体膜２ｃの表面をエッチングする。このため、製造工程を増やすことなく、蓄積容量７０の誘電体膜２ｃの膜厚をＴＦＴ３０のゲート絶縁膜２ａの膜厚よりも薄くすることができる。 （もっと読む）

【課題】 本発明は、微小共振器を用いて、高周波化で、高ＳＮ比化、高いパワー化を可能にした共振トランジスタ、より具体的にはビーム型共振バルクトランジスタ及びビーム型共振薄膜トランジスタを提供するものである。
【解決手段】 本発明の共振トランジスタ１は、ドレイン領域４とソース領域２とチャネル領域３を有すると共に、前記チャネル領域３上に空間１６を介して対向するゲート振動子５を有し、前記ゲート振動子５の共振によって前記ドレイン領域４に流れるドレイン電流が交流変化することを特徴とする。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜から触媒元素を除いた後、トップゲート型プラナー構造の薄膜トランジスタを作製する。また本発明は、表示装置の構成物を選択的に形成する液滴吐出法を用いることで、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 基板上に薄膜からなる集積回路を形成し、基板から剥離する際、集積回路に亀裂（クラックとも呼ぶ）が生じることがあった。
【解決手段】 本発明は、エッチングの進行方向を一方向に固定し、エッチングの進行に合わせて被剥離層の反りを一方向にすることで亀裂の発生を抑えるというものである。例えば、基板上に設けた剥離層をパターニングして、下地絶縁層を形成し、基板と下地絶縁層とが接する部分で固定させれば、基板と下地絶縁層とが接する部分はエッチングされないことを利用してエッチングの進行を制御することができる。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 光電気変換型の薄膜トランジスタ３のアモルファスシリコンからなる半導体薄膜４１は、駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２のポリシリコンからなる半導体薄膜２５、２６よりも上層側に設けられている。これにより、半導体薄膜４１を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のソース・ドレイン電極１０は、薄膜トランジスタ２１、２２のソース・ドレイン電極を含む導電体層３４、３５と同一の層（オーミックコンチクト層４３を含むボトムゲート絶縁膜３１）上に同一の導電材料（モリブデン）によって同時に形成されている。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置の作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】 本発明の配線基板の作製方法の一は、被処理物を有する第１の領域を形成し、一部の被処理物表面を改質して、第１の領域と境界線を有する第２の領域を形成し、境界線を越えて第１の領域の一部、及び第２の領域に連続的に導電性材料を含む組成物を吐出し、組成物を固化して導電層を形成し、境界線を越えて第１の領域の一部に形成された導電層を除去する。 （もっと読む）

【課題】 クロストークが最小化された薄膜トランジスタ及びこれを備えた平板ディスプレイ装置を提供する。
【解決手段】 第１電極と、第１電極を同一平面で取り囲む第２電極と、第２電極を同一平面で取り囲む第３電極と、第３電極を同一平面で取り囲む第４電極と、第１電極ないし第４電極と絶縁され、第１電極及び第２電極間の領域に対応するように備わった第１ゲート電極と、第１電極ないし第４電極と絶縁され、第３電極及び第４電極間の領域に対応するように備わった第２ゲート電極と、第１ゲート電極及び第２ゲート電極と絶縁され、第１電極ないし第４電極に接する半導体層とを備えることを特徴とする薄膜トランジスタと、これを備えた平板ディスプレイ装置とである。 （もっと読む）

【課題】 ゲート容量が小さく、短チャネル効果が抑制された薄膜トランジスタ（ＴＦＴ）を作製する。またゲート配線の配線抵抗を減少させ、回路面積の減少とＴＦＴの高速駆動を可能にする。
【解決手段】 ゲート電極を二層にし、下層の幅を上層よりも小さくすることにより、ゲート電極と半導体膜からなる活性層の重なる面積が小さくなる。これによりゲート容量を減少させ、短チャネル効果を抑制することができるので、ＴＦＴを高速駆動させることが可能である。また、ゲート電極と配線を一体形成せず別々に形成することによって、ＴＦＴによって構成される回路面積も縮小でき、高速化に寄与できる。 （もっと読む）

【課題】本発明は、信頼性の高く、且つしきい値電圧の変化量を高めることが可能な半導体不揮発性記憶素子を有する半導体装置の作製方法を提供する。また、信頼性の高い半導体不揮発性記憶素子を有する半導体装置を、大面積基板を用いて製造する方法を提供する。
【解決手段】本発明は、固溶限界を超えるシリコンを有する固溶体をターゲットとしてスパッタリングを行い、固溶体の主成分である金属元素の導電層と、シリコン粒子とからなる導電膜を成膜した後、金属元素の導電層を除去してシリコン粒子を露出する。また、当該シリコン粒子をフローティングゲート電極とする半導体不揮発性記憶素子を有する半導体装置を作製する。 （もっと読む）

【課題】 レーザ照射時の振動の発生を抑制し、一様なエネルギープロファイルを持つレーザビームを一方向に移動させることにより、信頼性のよい半導体装置を短時間で量産する。
【解決手段】 円柱状の回転体の表面に、回転体の曲率に沿って基板を回転体表面に吸着させ、回転体を回転させ、基板上に成膜された半導体膜を一度にレーザ照射する。また、回転体の回転軸方向に移動機構を設け、回転体が１回転したときに照射位置をずらすようにする。または回転体を回転させながら回転軸方向に移動させることも可能である。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等の構成物を、密着性よく形成できる技術を提供することも目的とする。
【解決手段】 本発明は、薄膜トランジスタ又は表示装置などを構成する構成物を、それらの被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加（混入）して形成することによって、構成物と被形成物との密着性を向上させる。また、構成物上に形成される絶縁層において、構成物表面に生じる凹凸形状を十分に被覆し、かつ絶縁層として信頼性に足るように緻密化できるように、絶縁層を有機材料を含む第１の絶縁層と、無機材料を含む第２の絶縁層とを積層して形成する。 （もっと読む）

【課題】消去電圧などの動作電圧について低電圧化が可能であり、低コスト化が可能である半導体不揮発性記憶装置の製造方法を提供する。
【解決手段】電荷蓄積層を有するメモリトランジスタが接続された半導体不揮発性記憶装置の製造方法であって、ガラスあるいはプラスチックからなる絶縁性基板上にチャネル形成領域を有する半導体層を形成する工程と、前記半導体層の上層に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル形成領域に接続するソース・ドレイン領域を形成する工程とを有し、前記メモリトランジスタとなる薄膜トランジスタを形成する。 （もっと読む）

【課題】プレーナあるいは複数ゲートまたはその両方の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）で使用するための高移動度面を有するハイブリッド基板を提供すること。
【解決手段】ハイブリッド基板は、ｎ型デバイスに最適な第１の表面部分と、ｐ型デバイスに最適な第２の表面部分とを有する。ハイブリッド基板の各半導体層における適切な表面およびウェハ・フラットの方向により、デバイスのすべてのゲートは同じ方向に配向され、すべてのチャネルは高移動度面上に位置する。本発明は、ハイブリッド基板、ならびに、その上に少なくとも１つのプレーナまたは複数ゲートのＭＯＳＦＥＴを集積する方法も提供する。 （もっと読む）

【課題】　配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のＥＬ表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】　本発明はＥＬ表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Ｃｕを有する配線を設ける。また、該配線のＣｕを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 （もっと読む）

【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒ＣＶＤ，高密度バイアス触媒ＣＶＤ，バイアス減圧ＣＶＤ，バイアス常圧ＣＶＤを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器１に原料ガスを供給し、真空容器１中に配置された基板１０と電極３ａとの間にグロー放電開始電圧以下の電界を印加して、基板１０上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 （もっと読む）