【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。複数の電界効果トランジスタはそれぞれ前記半導体層に歪みを与える絶縁膜で覆われている。 （もっと読む）

【課題】ＳＯＩ基板を用いた、移動度が向上した半導体装置の作製方法を提供する。
【解決手段】複数のボンド基板（半導体基板）を用いて形成された複数の半導体膜を、１つのベース基板（支持基板）上に貼り合わせる。このとき、複数のボンド基板のうち、少なくとも１つのボンド基板は、他のボンド基板と異なる結晶面方位を有するとする。すなわち、１つのベース基板上に形成される複数の半導体膜の少なくとも１つは、他の半導体膜と結晶面方位が異なることとなる。そして、半導体膜の結晶面方位にあわせて、半導体膜を用いて形成される半導体素子の有する極性を決める。例えば、｛１００｝面を有する半導体膜を用いて、電子が多数キャリアであるｎチャネル型の素子を形成し、また、｛１１０｝面を有する半導体膜を用いて、正孔が多数キャリアであるｐチャネル型の素子を形成する。 （もっと読む）

【課題】生産コストを削減することができる半導体装置の作製方法の提案を課題とする。
【解決手段】ボンド基板の下に容器を配置した後、ボンド基板を劈開させることでボンド基板から形成される複数の第１の半導体膜を、容器に載置し、複数の第１の半導体膜を容器から拾い上げて、複数の第１の半導体膜どうしが離隔するようにベース基板に貼り、複数の第１の半導体膜をエッチングすることで、複数の第２の半導体膜を形成する半導体装置の作製方法。 （もっと読む）

【課題】効率的に形成可能な、ＳＯＩ技術を用いた半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、シリコン基板１を含む。シリコン基板は、単結晶シリコン層の下方に埋め込み絶縁層を有する第１の領域と、この第１の領域に隣接し単結晶シリコン層の下方に埋め込み絶縁層を有さない第２の領域とを備える。メモリセルトランジスタ１４ａは、第１のゲート電極を有し、この第１のゲート電極が第１の領域の単結晶シリコン層上に設けられている。選択ゲートトランジスタ１４ｂは、第２のゲート電極を有し、この第２のゲート電極がメモリセルトランジスタに隣接し且つ一部が第２の領域の単結晶シリコン層上に位置するよう設けられている。 （もっと読む）

【課題】１枚のマザーガラス基板と複数枚の半導体基板を用いて、半導体基板よりも大きな面積を有する表示部を作製し、表示部を有する半導体装置の作製方法を提供する。
【解決手段】矩形の半導体基板を複数枚用意し、１枚のマザーガラス基板と貼り合わせて接着を行う。貼り合わせの際に複数枚の半導体基板間の境界線で間隔または重畳部分が生じてもそれらの間隔または重畳部分に単結晶半導体層が重ならない画素構成とする。第１の発光素子を含む第１の単位セルは、２個のＴＦＴが配置され、第２の発光素子を含む第２の単位セルは４個のＴＦＴが配置され、第３の発光素子を含む第３の単位セルにはＴＦＴが配置されない。第３の単位セルと第４の単位セルの間に境界線が位置する。 （もっと読む）

【課題】セルフヒーティングによる誤動作を低減し、より安定した動作を確保することができる信頼性の高い半導体装置を提供する。
【解決手段】半導体素子が有する半導体膜と基板の間に、冷媒を流すための空洞を有する。該空洞は、凹部を有する絶縁膜を半導体膜と基板の間に設けることで形成される。そして該絶縁膜は、空洞内へ冷媒を導入するための開口部と、空洞内から冷媒を排出するための開口部とを少なくとも有する。一方の開口部から導入された冷媒は、空洞内を流れ、他方の開口部から排出される。 （もっと読む）

【課題】より単純なプロセスで、従来よりも接合容量を低減し、低消費電力化を実現することが出来る半導体装置及びその作製方法を提供する。
【解決手段】ベース基板と、ベース基板上に形成された半導体膜と、半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された電極とを有し、半導体膜は、ゲート絶縁膜を間に挟んで電極と重なるチャネル形成領域を有し、半導体膜が有する凹部とベース基板の間に空洞が形成されており、チャネル形成領域は、凹部において空洞に接している。 （もっと読む）

【課題】高速動作が可能で駆動電圧の低い半導体素子を有する低消費電力な半導体装置を、複雑な工程を経ることなく作製することを目的とする。
【解決手段】半導体層の局所的に薄膜化された領域を、加熱処理により周辺の半導体層を溶融し、その溶融した半導体材料を流動させることによって形成する。薄膜化領域に開口を有する島状の半導体層を形成し、開口周辺の半導体層端部をレーザ光により局所的に加熱することによって溶融し、溶融した半導体材料を開口に流動させ開口を充填する。流動した半導体材料によって開口は埋められ、固化することによって膜厚の薄い半導体層領域となる。従って半導体層は局所的に薄膜化領域を有する連続した半導体層となる。 （もっと読む）

【課題】Ｓ値が小さくオン電流の低下が抑えられた応答性のよい半導体装置の構成及び作製方法を提案する。
【解決手段】ソース領域又はドレイン領域の膜厚がチャネル形成領域の膜厚より厚く形成されている。このような半導体装置の作製方法としては、まず基板上に設けられた絶縁層により形成される凹凸上に非晶質半導体層を形成し、非晶質半導体層にレーザビームを照射して非晶質半導体を溶融することにより膜厚の異なる結晶質半導体層を形成する。そして、結晶質半導体層の膜厚の厚い部分に不純物を添加することによりソース領域又はドレイン領域を形成し、不純物が添加されない領域をチャネル形成領域とし、ソース領域又はドレイン領域と電気的に接続する導電層を形成することにより作製することができる。 （もっと読む）

【課題】作製工程が簡略化され、容量素子の面積が縮小化されたメモリ素子を有する半導体装置を提供することを課題とする。
【解決手段】基板上に第１の半導体膜と、第２の半導体膜を形成し、第１の半導体膜及び第２の半導体膜を覆って第１の絶縁膜を形成し、第１の半導体膜及び第２の半導体膜上に、第１の絶縁膜を介してそれぞれ第１の導電膜及び第２の導電膜を形成し、第１の導電膜を覆って第２の絶縁膜を形成し、第１の半導体膜上に設けられた第１の導電膜上に第２の絶縁膜を介して第３の導電膜を選択的に形成し、第１の半導体膜に第３の導電膜をマスクとして不純物元素を導入し、第２の半導体膜に第２の導電膜を通して不純物元素を導入する。 （もっと読む）

【課題】微細化が容易で、電流駆動力が大きなニューロン素子を提供する。
【解決手段】基板２に板状の第１導電型の半導体層と、半導体層の長手方向に離間するように設けられた第２導電型のソース・ドレイン領域と、半導体層の上面に設けられた保護膜８と、ソース領域とドレイン領域との間に形成されるチャネル領域６ａと、チャネル領域６ａの両側面に設けられた一対のゲート絶縁膜１０と、チャネル領域６ａの両側面のゲート絶縁膜１０を挟み上面に保護膜８を挟む第１部分１２ａと、第１部分１２ａから延在する第２部分１２ｂと、第１および第２部分１２ａ，１２ｂよりも幅の広い第３部分１２ｃと、を有する浮遊ゲート電極１２と、浮遊ゲート電極１２の上に設けられた電極間絶縁膜１４と、浮遊ゲート電極１２の第３部分１２ｃ上に電極間絶縁膜を挟むように設けられた複数の制御ゲート電極１６_１、１６_２と、を備える。 （もっと読む）

【課題】フローティングゲートを画素信号電荷の蓄積に用いると共に、ＴＦＴがオフ時のリーク電流を無くすことが可能なＴＦＴ構造を提供し、また、このようなＴＦＴ素子を用いることによりコントラスト等の画像特性の向上、及び消費電力の低減を図ることが可能な電気光学装置及び電子機器を提供する。
【解決手段】電気光学装置は、基板上に、半導体層と、該半導体層上に第１の絶縁膜を介して設けられたフローティングゲートと、該フローティングゲート上に第２の絶縁膜を介して設けられたゲート電極とを含んで構成された薄膜トランジスタと、前記薄膜トランジスタのフローティングゲートに電気的に接続される画素電極とを備える。 （もっと読む）

【課題】オン抵抗の低減や耐圧の向上が図れる半導体装置を提供する。
【解決手段】第１の絶縁層と、第１の絶縁層の上に設けられた半導体層と、半導体層に選択的に設けられた第１の半導体領域と、第１の半導体領域に対して離間して半導体層に選択的に設けられた第２の半導体領域と、第１の半導体領域に接して設けられた第１の主電極と、第２の半導体領域に接して設けられた第２の主電極と、半導体層の上に設けられた第２の絶縁層と、半導体層における第１の半導体領域と第２の半導体領域との間の部分の上方の第２の絶縁層中に設けられた第１の導電材と、第１の導電材に対向する部分の半導体層に設けられたトレンチ内に設けられ、第１の導電材に接し、かつ前記第１の絶縁層に達する第２の導電材とを備えている。 （もっと読む）

【課題】オン電流やオフ電流のばらつきを抑えつつ、個々のトランジスタの不良率が高くても、トランジスタ群で構成される回路ブロックの不良率を低く抑えることができる半導体装置を提供する。
【解決手段】トランジスタ１００,１０１が直列に接続された第１のトランジスタ列と、トランジスタ１０２,１０３が直列に接続された第２のトランジスタ列とを有し、第１,第２のトランジスタ列の一端を第１出力ノードＯ１に夫々接続し、第１,第２のトランジスタ列の他端を第２出力ノードＯ２に夫々接続する。トランジスタ１０２,１０３間の中間ノードＭ１と、トランジスタ１０２,１０３間の中間ノードＭ２をトランジスタ１０４により接続する。１つの回路ブロックを構成するトランジスタ１００〜１０４のゲートに、トランジスタ１００〜１０４を同時にオンオフするための制御信号が入力される。 （もっと読む）

【課題】不純物導入工程として、Ｎ型およびＰ型のうちのいずれか一方の不純物を導入する工程のみを行なうだけで光センサを形成することのできる光検出装置、およびこの光検出装置を備えた電気光学装置を提供すること。
【解決手段】光検出装置３００のセンサ回路３１０において、主センサ３１０Ａおよび副センサ３１０Ｂは、真性領域１ｘの両側に高濃度Ｎ型の第１の不純物導入領域１ｙおよび第２の不純物導入領域１ｚが形成された半導体膜１ｗと、真性領域１ｘに対して絶縁層４ａを介して対向する透光性のバイアス印加用電極５ａとを備え、薄膜トランジスタと同一構造を有している。バイアス印加用電極５ａに薄膜トランジスタをオフとする方向の電圧を印加するとともに、第１の不純物導入領域１ｙと第２の不純物導入領域１ｚとの間に所定の電圧を印加すると、真性領域１ｘに光が入射した際、光電流が流れる。 （もっと読む）

【課題】有機ＦＥＴの応用の一つとして、外部からの刺激、例えば、外部からの光に応答する光メモリのようなメモリ機能を有する、外部刺激応答性素子の基本的な原理・構成を提供すること。
【解決手段】有機半導体層、ソース電極、ドレイン電極及びゲート電極を有し、該ソース電極と該ドレイン電極の間のチャネル領域が該有機半導体層からなり、該有機半導体層と該ゲート電極がゲート絶縁層によって隔てられている有機電界効果トランジスタにおいて、前記ゲート電極が、前記ゲート絶縁層側から順番に配置された、フローティングゲート電極、光照射等の外部刺激に応答して導電性となる性質を有する第２絶縁層、コントロールゲート電極から構成されていることを特徴とする有機電界効果トランジスタである。 （もっと読む）

【課題】１回の不純物導入工程により、低濃度不純物領域および高濃度不純物領域を形成することのできる半導体装置の製造方法、電気光学装置の製造方法、およびこれらの製造方法に使用されるハーフトーンマスクを提供すること。
【解決手段】ＴＦＴを製造する際、ハーフトーンマスク３０およびポジ型のレジスト材料２００を用いてレジストマスク２０を形成した後、半導体膜１ａに対して高濃度不純物を導入し、ソース側高濃度不純物領域１ｃおよびドレイン側高濃度不純物領域１ｆを形成する。ハーフトーンマスク３０では、半透光膜３２が遮光膜３１の両側端部を覆うように形成されているため、レジストマスク２０には、厚い部分２０ｂと薄い部分２０ｃとの間に中間厚の部分２０ｄが形成され、中間厚の部分２０ｄと重なる領域にはソース側低濃度不純物領域１ｅおよびドレイン側低濃度不純物領域１ｆが形成される。 （もっと読む）

【課題】ゲート電極への配線における断線等を生じることなく、ゲート電極の厚みを厚くすることができる有機薄膜トランジスタ及びそれを用いた集積回路を得る。
【解決手段】基板と、基板上に設けられるゲート電極と、ソース電極と、ドレイン電極と、ゲート電極上を覆うゲート絶縁膜と、ゲート絶縁膜の上に設けられ、ソース電極とドレイン電極の間でチャネル領域を形成するための有機半導体層と、ゲート電極に信号を与えるための信号線とを備える有機薄膜トランジスタであって、ゲート電極より厚みの薄い接続層が基板上に設けられており、ゲート電極の一部が接続層の上に形成されることにより、ゲート電極が接続層に電気的に接続されており、信号線が接続層と電気的に接続されることにより、接続層を介してゲート電極と電気的に接続されていることを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】
相異なる導電型領域に好適なゲート群が使用される浮遊ボディメモリセル（ＦＢＣ）の製造方法、及びそれにより得られるＦＢＣを提供する。
【解決手段】
一実施形態において、より厚い絶縁体を有するｐ型背面ゲートが、より薄い絶縁体を有するｎ型正面ゲートともに使用される。アライメントの不整合を補償するプロセスにより、相異なる酸化物厚さ及び／又はゲート材料を有するゲートを形成することが可能になる。 （もっと読む）

【課題】特性ばらつきを抑制し、S-factorの低減を図れるポリシリコンＳＯＩを用いた不揮発性メモリを提供する。
【解決手段】基板１と、基板１上に形成した第１の絶縁膜３と、絶縁膜３上にポリシリコンで形成した半導体膜５、５´と、半導体膜５、５´上に形成したトンネル膜９と、トンネル膜９の上に形成した浮遊ゲート１１と、浮遊ゲート１１上に形成した第２の絶縁膜１３と、第２の絶縁膜膜１３上に形成した制御ゲート１５と、浮遊ゲート１１下の半導体膜５、５´を挟むように、半導体膜５、５´を貫通して第１の絶縁膜３上に対向して形成された金属若しくは金属シリサイドからなる導電体領域７とを具備する。 （もっと読む）