【課題】側壁スペーサを形成することなく、且つ、工程数を増やすことなく、自己整合的にＬＤＤ領域を少なくとも一つ備えたＴＦＴを提供する。また、同一基板上に、工程数を増やすことなく、様々なＴＦＴ、例えば、チャネル形成領域の片側にＬＤＤ領域を有するＴＦＴと、チャネル形成領域の両側にＬＤＤ領域を有するＴＦＴとを形成する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルをゲート電極形成用のフォトリソグラフィ工程に適用して膜厚の厚い領域と、該領域より膜厚の薄い領域を片側側部に有する非対称のレジストパターンを形成し、段差を有するゲート電極を形成し、ゲート電極の膜厚の薄い領域を通過させて前記半導体層に不純物元素を注入して、自己整合的にＬＤＤ領域を形成す
る。 （もっと読む）

【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。
【解決手段】オフリーク電流が極めて小さいトランジスタのソース電極またはドレイン電極に接続された記憶ノードと、該記憶ノードにゲート電極が接続されたトランジスタを用いてトリミング回路を構成する。また、該オフリーク電流が極めて小さいトランジスタを用いて、該記憶ノードにゲート電極が接続されたトランジスタのソース電極とドレイン電極に対して並列に接続された素子または回路のトリミング状態を制御する。 （もっと読む）

【課題】電流型アクティブマトリックスOLEDを改良すること。
【解決手段】電流型アクティブ・マトリックスOLEDデバイスの製造方法は、基板の上方に、半導体層と、導電層と、その半導体層と導電層の間に挟まれた絶縁層を設け；上記半導体層または上記導電層の上方に有機発光ダイオードを画素ごとに設け；第1の電流としてのデータ信号を受け取って対応する画素から出る光の明るさを調節するため、上記半導体層の中に形成されたチャネル領域と、上記導電層の中に形成されたゲートとを備える第1のトランジスタを画素ごとに形成する操作を含んでいる。この方法は、第1の電流に応答して上記有機発光ダイオードの中を流れる電流を調節するため、上記導電層の中に形成されたゲートと、上記半導体層の中に形成されたチャネル領域とを備える第2のトランジスタを画素ごとに形成し；パルス式レーザーを用いて半導体層の特定の領域をアニーリングする操作も含んでいる。 （もっと読む）

【課題】可撓性を有する基板上に有機化合物を含む層を有する素子が設けられた半導体装
置を歩留まり高く作製することを課題とする。
【解決手段】基板上に剥離層を形成し、剥離層上に、無機化合物層、第１の導電層、及び
有機化合物を含む層を形成し、有機化合物を含む層及び無機化合物層に接する第２の導電
層を形成して素子形成層を形成し、第２の導電層上に第１の可撓性を有する基板を貼りあ
わせた後、剥離層と素子形成層とを剥す半導体装置の作製方法である。 （もっと読む）

【課題】電力供給がない状況で記憶保持が可能で、書き込み回数に制限が無い、新たな半導体装置を提供する。
【解決手段】チャネル領域と第１のゲート絶縁層と第１のゲート電極と第１のソース及びドレイン電極とを有する第１のトランジスタと、酸化物半導体層１４０と第２のソース電極１４２ａ及び第２のドレイン電極１４２ｂと第２のゲート絶縁層１４６と第２のゲート電極１４８ａとを有する第２のトランジスタ１６２と、第２のソース電極１４２ａまたは第２のドレイン電極１４２ｂの一方と第２のゲート絶縁層１４６と第２のゲート絶縁層１４６上に第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方と重なるように設けられた第３の電極１４８ｂとを有する容量素子１６４と、を有し、第１のゲート電極と第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方とは接続され、第３の電極１４８ｂは酸化物半導体層１４０と重なる領域を有する。 （もっと読む）

【課題】ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供する
ことを課題の一つとする。トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウ
ム膜を用いる半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化ガリウム（ＧａＯｘとも表記する）からなる酸化物ターゲットを用いて
、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により絶縁膜を形成する。酸化
物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましくは０．０１以上０．５以
下、さらに好ましくは０．１以上０．２以下とする。この酸化物ターゲットは導電性を有
し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガスとの混合雰囲気下でス
パッタリングを行う。 （もっと読む）

【課題】ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。
【解決手段】本発明の一態様は、ゲート電極１０１と、前記ゲート電極を覆うように形成されたゲート絶縁膜１０２，１０３と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層１０４と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層１０５，１０６と、前記シリコン層上に形成されたソース電極１０７ａおよびドレイン電極１０７ｂと、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。 （もっと読む）

【課題】消費電力を抑えることができる信号処理回路を提供する。
【解決手段】記憶素子に電源電圧が供給されない間は、揮発性のメモリに相当する第１の記憶回路に記憶されていたデータを、第２の記憶回路に設けられた第１の容量素子によって保持する。酸化物半導体層にチャネルが形成されるトランジスタを用いることによって、第１の容量素子に保持された信号は長期間にわたり保たれる。こうして、記憶素子は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。また、第１の容量素子によって保持された信号を、第２のトランジスタの状態（オン状態、またはオフ状態）に変換して、第２の記憶回路から読み出すため、元の信号を正確に読み出すことが可能である。 （もっと読む）

【課題】高速動作、低消費電力である半導体装置の提供。
【解決手段】結晶性のシリコンをチャネル形成領域に有する第１のトランジスタを用いた記憶素子と、当該記憶素子のデータを記憶する容量素子と、当該容量素子における電荷の供給、保持、放出を制御するためのスイッチング素子である第２のトランジスタとを有する。第２のトランジスタは第１のトランジスタを覆う絶縁膜上に位置する。第１及び第２のトランジスタは、ソース電極又はドレイン電極を共有している。上記絶縁膜は、加熱により一部の酸素が脱離する第１の酸化絶縁膜と、酸素の拡散を防ぎ、なおかつ当該第１の酸化絶縁膜の周囲に設けられた第２の酸化絶縁膜とを有し、第２のトランジスタが有する酸化物半導体膜は、上記第１の酸化絶縁膜に接し、かつチャネル形成領域である第１の領域と、第１の領域を挟み、第１及び第２の酸化絶縁膜に接する一対の第２の領域とを有する半導体装置。 （もっと読む）

【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、第１のトランジスタは第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタは酸化物半導体からなる第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される不揮発性メモリによって解決する。 （もっと読む）

【課題】電源の供給を停止しても、記憶している論理状態が消えない記憶装置を提供する。また、該記憶装置を用いることで、電源供給停止により消費電力を抑えることができる信号処理回路を提供する。
【解決手段】第１乃至第４のノードを有する論理回路と、第１のノード、第２のノード、及び第３のノードと接続された第１の制御回路と、第１のノード、第２のノード、及び第４のノードと接続された第２の制御回路と、第１のノード、第１の制御回路、及び第２の制御回路に接続された第１の記憶回路と、第２のノード、第１の制御回路、及び第２の制御回路に接続された第２の記憶回路と、を有する記憶装置である。 （もっと読む）

【課題】ＴＦＴの特性が十分に安定した半導体装置を提供する。
【解決手段】絶縁性基板１上に下地層２を形成し、その上に局所的に半導体層３を形成する。次に、この半導体層３を覆うようにゲート絶縁膜４を形成し、ゲート絶縁膜４上の一部にゲート電極５を形成する。次に、ゲート絶縁膜４越しに半導体層３に不純物を注入して、ソース領域６、ドレイン領域７及びＬＤＤ領域８を形成する。そして、ゲート絶縁膜４を、希フッ酸により洗浄してエッチングする。次に、ゲート電極５を覆うように電極保護絶縁膜９を形成し、この電極保護絶縁膜９の表層部の全面を希フッ酸により洗浄してエッチング除去する。これにより、ゲート絶縁膜４及び電極保護絶縁膜９内に導入されたキャリアトラップを除去する。 （もっと読む）

【課題】電源電位の供給が遮断されたときでもデータの保持が可能で、且つ、低消費電力化が可能なプログラマブルなアナログデバイスを提供する。
【解決手段】アナログ素子を含むユニットセルを複数並列に接続されたプログラマブル回路とし、ユニットセル毎に導通または非導通の切り替えを行う。また、当該ユニットセルのスイッチとして、オフ電流を十分に小さくすることができる第１のトランジスタと、ゲート電極が第１のトランジスタのソース電極又はドレイン電極と電気的に接続された第２のトランジスタと、を含む構成とし、当該第２のトランジスタのゲート電位によってユニットセルの導通または非導通を制御する。 （もっと読む）

【課題】ブラックマトリックス層の幅を設計値以上に拡張しなくても、位置合わせずれによる光漏れが生じることを抑制する。
【解決手段】ボトムゲート電極１２ａと第１のブラックマトリックス層１７ａで第１の半導体層１４を挟むシングルゲート型の薄膜トランジスタを有する半導体装置であって、前記第１の半導体層と前記第１のブラックマトリックス層は重畳している半導体装置である。 （もっと読む）

【課題】高速動作が可能であり、且つ消費電力を低減することが可能な半導体装置を提供する。
【解決手段】レベルシフタ、第１のバッファ、及び第２のバッファと、第１のスイッチ及び第２のスイッチと、第１の端子、第１の端子から入力される信号の反転信号が入力される第２の端子、及び第１のスイッチ及び第２のスイッチの状態を制御するクロック信号が入力される第３の端子と、を備えるラッチ回路を有する。レベルシフタの第１の出力端子は、第１のスイッチを介して、第１のバッファ及び第２のバッファそれぞれの一の入力端子と接続し、レベルシフタの第２の出力端子は、第２のスイッチを介して、第１のバッファ及び第２のバッファそれぞれの他の入力端子と接続する。レベルシフタの第１の入力端子は、第１のバッファの出力端子と接続し、レベルシフタの第２の入力端子は、第２のバッファの出力端子と接続する。 （もっと読む）

【課題】ブラックマトリックス層を設計値以上に拡張しなくても、位置合わせずれによる光漏れが生じることを抑制できる半導体装置を提供する。
【解決手段】ボトムゲート電極１２ａとトップゲート電極１７ａで半導体層１４を挟むデュアルゲート型の薄膜トランジスタを有する半導体装置において、前記トップゲート電極は、第１のブラックマトリックス層によって形成され、前記半導体層は、前記トップゲート電極によって覆われている半導体装置である。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる信号処理回路の提供する。
【解決手段】入力された信号の位相を反転させて出力する論理素子を２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との組、及び第２のトランジスタと第２の容量素子との組）有する。そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。例えば、信号処理回路が有するレジスタ、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路と、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた駆動回路などの周辺回路と、を一体に備える半導体装置とする。また、周辺回路を下部に設け、記憶回路を上部に設けることで、半導体装置の面積の縮小化及び小型化を実現することができる。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化す
ることを目的の一とする。
【解決手段】第１の絶縁膜を形成し、第１の絶縁膜に酸素ドープ処理を行って、第１の絶
縁膜に酸素原子を供給し、第１の絶縁膜上に、ソース電極およびドレイン電極、ならびに
、ソース電極およびドレイン電極と電気的に接続する酸化物半導体膜を形成し、酸化物半
導体膜に熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原子が除去された
酸化物半導体膜上に、第２の絶縁膜を形成し、第２の絶縁膜上の酸化物半導体膜と重畳す
る領域にゲート電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】記憶素子（ＤＲＡＭ）の保持情報の多値化を簡便に行うこと。
【解決手段】記憶素子（ＤＲＡＭ）が有するトランジスタがオン状態の期間において、当該記憶素子（ＤＲＡＭ）に対して情報の書き込みを行う配線（ビット線）の電位を変動させることで、当該記憶素子（ＤＲＡＭ）が有する容量素子に蓄積される電荷量を制御する。これにより、当該記憶素子（ＤＲＡＭ）を有する半導体装置の構造を複雑化せずとも記憶素子（ＤＲＡＭ）の保持情報を多値化することが可能である。 （もっと読む）