半導体装置の作製方法
【課題】ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供する
ことを課題の一つとする。トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウ
ム膜を用いる半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化ガリウム（ＧａＯｘとも表記する）からなる酸化物ターゲットを用いて
、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により絶縁膜を形成する。酸化
物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましくは０．０１以上０．５以
下、さらに好ましくは０．１以上０．２以下とする。この酸化物ターゲットは導電性を有
し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガスとの混合雰囲気下でス
パッタリングを行う。
ことを課題の一つとする。トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウ
ム膜を用いる半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化ガリウム（ＧａＯｘとも表記する）からなる酸化物ターゲットを用いて
、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により絶縁膜を形成する。酸化
物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましくは０．０１以上０．５以
下、さらに好ましくは０．１以上０．２以下とする。この酸化物ターゲットは導電性を有
し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガスとの混合雰囲気下でス
パッタリングを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物ターゲットを用いる成膜方法に関する。また、酸化物ターゲットを用いて得られ
るトランジスタで構成された回路を有する半導体装置およびその作製方法に関する。例え
ば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部
品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
トランジスタの材料膜を形成する方法としてスパッタリング法があり、蒸気圧の低い材料
の成膜の際や、精密な膜厚制御を必要とする際に用いられる成膜方法の一つである。スパ
ッタリング法は、成膜装置の操作が非常に簡便であるため、工業的に広範に利用されてい
る。
【０００４】
スパッタリング法は、スパッタリングターゲットを用いる成膜方法であり、スパッタリン
グターゲットは、金属、金属酸化物、金属窒化物、金属炭化物などの焼結体や、場合によ
っては単結晶が用いられる。
【０００５】
スパッタリング法は、成膜装置の成膜チャンバー内を真空装置によって減圧させた後、ア
ルゴンなどの希ガスを導入し、被成膜基板を陽極、スパッタリングターゲットを陰極とし
、被成膜基板とスパッタリングターゲットの間にグロー放電を興してプラズマを発生させ
る。そして、プラズマ中の陽イオンをスパッタリングターゲットに衝突させ、弾き飛ばさ
れるスパッタリングターゲット成分の粒子を、被成膜基板に堆積させて材料膜を形成する
。
【０００６】
また、スパッタリング法は、プラズマの発生方法で分類され、高周波プラズマを用いるも
のは高周波スパッタリング法（ＲＦスパッタリング法とも呼ぶ）といい、直流プラズマを
用いるものは、直流スパッタリング法（ＤＣスパッタリング法とも呼ぶ）という。
【０００７】
高周波スパッタリング法よりもＤＣスパッタリング法の方が、電源設備が安価であり、成
膜速度も速いため、生産性や製造コストを考慮するとＤＣスパッタリング法の方が工業的
に用いられる。
【０００８】
通常、配線などの金属材料の膜は、ＤＣスパッタリング法を用い、絶縁膜は、ＰＣＶＤ法
や、高周波スパッタリング法を用いて成膜されることが多い。高周波スパッタリング法で
は絶縁性を有するスパッタリングターゲットを用いても成膜することができる。
【０００９】
また、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用す
る技術が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用い
る技術が特許文献１および特許文献２で開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供することを課
題の一つとする。
【００１２】
トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウム膜を用いる半導体装置の
作製方法を提供することを課題の一つとする。
【００１３】
酸化物半導体層を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体
装置を作製することも課題の一つとする。
【課題を解決するための手段】
【００１４】
本明細書で開示する本発明の一態様は、酸化ガリウム（ＧａＯｘとも表記する）からなる
酸化物ターゲットを用いて、ＤＣスパッタリング法、またはＤＣパルススパッタ方式によ
り絶縁膜を形成する。なお、ＤＣパルススパッタ方式は、ＤＣスパッタリング法の一つで
あるとも言えるが、ＤＣパルス電源を用い、パルス的にバイアスを与えるスパッタリング
法である。ＤＣスパッタリング法はスパッタリングターゲットが高温になりやすいため、
酸化物ターゲットの融点が低い場合には、ＤＣパルス電源を用いるＤＣパルススパッタ方
式を用いることが好ましい。また、ＤＣパルス電源を用いると、高密度のプラズマを形成
することができる。酸化物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましく
は０．０１以上０．５以下、さらに好ましくは０．１以上０．２以下とする。この酸化物
ターゲットは導電性を有し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガ
スとの混合雰囲気下でスパッタリングを行うことによって、化学量論比を超えた酸素量を
有する酸化ガリウム膜を成膜することもできる。
【００１５】
本明細書中において、化学量論比を超えてとは、単結晶構造であるＧａ２Ｏ３の酸素量と
比較して、ＧａＯｘで示される絶縁膜のＸが１．５を超えて、例えば３であることを指す
ものとする。
【００１６】
なお、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリ
ウム膜の成膜温度は室温以上４００℃以下とする。
【００１７】
また、導電性を有する酸化物ターゲットにシリコン、即ちＳｉＯｘ（Ｘ＞０）、またはア
ルミニウム、即ちＡｌＯｘ（Ｘ＞０）を含ませてもよい。この場合、酸化ガリウムからな
る酸化物ターゲット中に占めるＳｉやＡｌの濃度は、０．０１ａｔｏｍ％以上１０ａｔｏ
ｍ％以下とする。
【００１８】
上記構成は、上記課題の少なくとも一つを解決する。
【００１９】
また、本明細書で開示する本発明の一態様は、ゲート電極を形成し、スパッタリング法に
より酸化ガリウム膜からなるゲート絶縁層を形成し、ゲート絶縁層上にゲート電極と重な
る酸化物半導体層を形成し、酸化物半導体層に接してスパッタリング法により酸化ガリウ
ム膜を積層することを特徴とする半導体装置の作製方法である。
【００２０】
また、本明細書で開示する本発明の一態様は、スパッタリング法により酸化物半導体層を
形成し、酸化物半導体層上に接してスパッタリング法により酸化ガリウム膜からなるゲー
ト絶縁層を形成し、ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置
の作製方法である。
【００２１】
上記各構成において、トランジスタの半導体層として機能する酸化物半導体層は、化学量
論比を超えた酸素量を有する金属酸化物材料を用いることが好ましい。
【００２２】
トランジスタの半導体層として機能する酸化物半導体層と接する絶縁層の材料として、Ｄ
Ｃスパッタリング法、またはＤＣパルススパッタ方式で得られる酸化ガリウム膜を用いる
ことが好ましい。
【００２３】
トランジスタを組み込んだ集積回路を電子機器に搭載する場合、例えば液晶パネルの画素
部においては液晶のモードにもよるが５Ｖ〜１０Ｖの駆動電圧が用いられるため、画素部
に配置されるトランジスタは５Ｖ〜１０Ｖの駆動電圧で動作するに適した構造とすること
が望ましいとされている。従って、液晶パネルにおいて、酸化ガリウム膜からなる絶縁層
をゲート絶縁層とする場合、膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは６０ｎｍ以
上３００ｎｍ以下とする。
【００２４】
酸化ガリウム膜からなるゲート絶縁層は、液晶表示装置に限らず、ＬＳＩにトランジスタ
を搭載する場合、高速動作を行うため、膜厚は３ｎｍ以上５０ｎｍ以下、好ましくは５ｎ
ｍ以上２０ｎｍ以下とする。また、パワーデバイスなどの高耐圧のトランジスタに用いる
場合、膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上３００ｎｍ以下の
酸化ガリウム膜からなるゲート絶縁層とする。
【００２５】
さらに、酸化ガリウム膜からなる絶縁層でトランジスタの酸化物半導体層の上下を挟む構
成としてもよい。例えば、酸化ガリウム膜からなる下地絶縁層と酸化ガリウム膜からなる
ゲート絶縁層でトランジスタの酸化物半導体層の上下を挟む構成や、酸化ガリウム膜から
なるゲート絶縁層と酸化ガリウム膜からなる保護絶縁層でトランジスタの酸化物半導体層
の上下を挟む構成とする。
【００２６】
トランジスタの半導体層として機能する酸化物半導体層と接する絶縁層の材料として、Ｄ
Ｃスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリウム膜を
用いることによって、トランジスタに安定した電気的特性を付与し、信頼性の高い半導体
装置を作製することができる。
【発明の効果】
【００２７】
ＤＣスパッタリング法を用いて、高純度の酸化ガリウム膜を成膜する成膜方法を提供する
ことができる。
【００２８】
ＤＣスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリウム膜
を酸化物半導体層と接して設けることによって、トランジスタに安定した電気的特性を付
与し、信頼性の高い半導体装置を作製することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様を示す断面図。
【図２】本発明の一態様を示す断面図、上面図、及び等価回路図。
【図３】半導体装置の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】半導体装置の一形態を説明する図。
【図６】電子機器の一例を示す図。
【発明を実施するための形態】
【００３０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００３１】
（実施の形態１）
本実施の形態では、被処理基板への酸化ガリウム膜の成膜方法について、以下に示す。
【００３２】
スパッタリング法を用いた成膜装置は、真空ポンプなどの真空排気手段により減圧可能な
成膜チャンバーと、成膜チャンバー内に被処理基板を搬送する搬送ロボットと、被処理基
板を固定する基板ホルダと、スパッタリングターゲットを保持するターゲットホルダと、
ターゲットホルダに保持されたスパッタリングターゲットに対応する電極と、その電極に
スパッタリングのためのＤＣ電圧を印加する電力供給手段と、成膜チャンバー内にガスを
供給するガス供給手段とを有している。
【００３３】
スパッタリングターゲットは、一般にスパッタリングターゲット材料をバッキングプレー
トと呼ばれる金属板に貼り合わせて構成されている。バッキングプレートは、スパッタリ
ングターゲット材料の冷却とスパッタ電極としての役割をもつため、熱伝導性および導電
性に優れた銅が多用されている。バッキングプレート内部または背面に冷却路を形成し、
冷却路に冷却液として水や油脂等を循環させることでスパッタリングターゲット材料の冷
却効率を高めることができる。ただし、水の気化温度は１００℃であるため、スパッタリ
ングターゲット材料を１００℃以上に保ちたい場合は、水ではなく油脂等を用いるとよい
。
【００３４】
酸化ガリウム膜のスパッタリングターゲット材料は、例えば、ＧａＯｘからなり、Ｘが１
．５未満、好ましくは０．０１以上０．５以下のものを高温で焼結して作製する。Ｘが０
．０１以上０．５以下であるＧａＯｘからなるスパッタリングターゲット材料は十分な導
電性を有し、ＤＣ電源またはＤＣパルス電源を用いてのスパッタリングが可能である。酸
化ガリウム膜のスパッタリングターゲット材料にＳｉやＡｌを含ませてもよく、その濃度
は、０．０１ａｔｏｍ％以上１０ａｔｏｍ％以下とする。不活性ガス雰囲気（窒素または
希ガス雰囲気）下で焼結することにより、スパッタリングターゲット材料に水素や水分や
ハイドロカーボン等が混入することを防ぐことが出来る。焼結は、真空中または高圧雰囲
気中で行ってもよく、さらに機械的な圧力を加えながら行ってもよい。
【００３５】
スパッタリングターゲット材料とバッキングプレートの貼り合わせは、例えば、電子ビー
ム溶接で行うとよい。電子ビーム溶接とは、真空雰囲気中で発生させた電子を加速して収
束させ、対象物に照射することで、溶接したい部分のみを溶かし、溶接部以外の素材性質
を損なわずに溶接することができる手法である。溶接部形状および溶け込み深さの制御が
可能であり、真空雰囲気中で溶接を行うため、スパッタリングターゲット材料に水素や水
分やハイドロカーボン等が付着することを防ぐことができる。
【００３６】
スパッタリングターゲットを成膜装置に取り付ける際も、大気にさらさず不活性ガス雰囲
気（窒素または希ガス雰囲気）下で行うことで、スパッタリングターゲット材料に水素や
水分やハイドロカーボン等が付着することを防ぐことができる。
【００３７】
スパッタリングターゲットを成膜装置に取り付けた後、スパッタリングターゲット材料表
面やスパッタリングターゲット材料中に残存している水素を除去するために脱水素処理を
行うと良い。脱水素処理としては成膜チャンバー内を減圧下で２００℃以上の高温に加熱
する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。この
場合のスパッタリングターゲット材料冷却液は、水ではなく油脂等を用いるとよい。加熱
せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとな
お良い。
【００３８】
なお、成膜室内の残留水分を除去するため、成膜装置に用いる真空ポンプは、例えば、ク
ライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。
また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい
。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素
原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該
成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。なお、クライオ
ポンプは真空室内に極低温面を設置し、これに真空室内の気体分子を凝縮または吸着させ
て捕捉し、排気するポンプであり、水素や水分の排気能力が高い。
【００３９】
スパッタリング時に使用するガスは、水素や水分やハイドロカーボン等の濃度を極力低減
させた高純度ガスを使用することが望ましい。成膜チャンバー内にガスを供給するガス供
給手段は、ガス配管を有するガス供給源であるが、ガス供給源と成膜チャンバーの間に精
製装置を設けることにより、ガス純度をさらに向上させることが可能となる。ガス純度と
して９９．９９９９％以上のものを使用するとよい。また、ガス配管内壁からのガス混入
を防ぐため、内面を鏡面研磨してＣｒ２Ｏ３もしくはＡｌ２Ｏ３で不動態化したガス配管
を用いるとよい。配管継ぎ手やバルブは、シール部分に樹脂を使用しないオールメタルバ
ルブを用いるとよい。
【００４０】
上述したスパッタリングターゲットを用いて、酸素ガス雰囲気下、或いは、希ガスと酸素
ガスの混合雰囲気下で、成膜圧力０．１Ｐａ以上１Ｐａ以下、室温以上３００℃以下の成
膜温度としてＤＣ電源（ＤＣ電力１００Ｗ以上３００Ｗ以下）を用いたスパッタリングを
行い、希ガス導入割合や、酸素ガス導入割合や、投入電力などを最適化することにより、
高品質な酸化ガリウム膜からなる絶縁層を得ることができる。ＤＣスパッタリング法は、
成膜時の熱影響が少なく、高速成膜が可能であるため、工業的に適している。
【００４１】
こうして得られた酸化ガリウム膜（ＧａＯｘ膜）を絶縁層として半導体装置に用いること
ができる。例えばトランジスタのゲート絶縁層や、保護絶縁層や、下地絶縁層などに用い
ることができる。
【００４２】
（実施の形態２）
図１を用いて、実施の形態１に示した成膜方法により得られる酸化ガリウム膜を絶縁層と
して用いたトランジスタ４１０の作製工程の一例について説明する。
【００４３】
まず、基板４００上にゲート電極４０１を形成する。
【００４４】
基板４００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、
サファイア基板などを、基板４００として用いることができる。また、シリコンや炭化シ
リコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物
半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子
が設けられたものを、基板４００として用いてもよい。
【００４５】
また、基板４００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトラ
ンジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を形成すると良い。
【００４６】
次いで、ゲート電極４０１を覆うゲート絶縁層４０２を形成する。
【００４７】
ゲート絶縁層４０２は、実施の形態１に示すＤＣスパッタリング法を用い、酸化ガリウム
からなる酸化物ターゲットを用いて成膜する。ゲート絶縁層４０２は、水素や水などが混
入しにくい方法で作製するのが望ましい。ゲート絶縁層４０２の膜厚は５０ｎｍ以上５０
０ｎｍ以下、好ましくは６０ｎｍ以上３００ｎｍ以下とする。
【００４８】
次いで、ゲート絶縁層４０２上に接するように、酸化物半導体膜５３０を形成する（図１
（Ａ）参照）。酸化物半導体膜５３０に用いる材料としては、四元系金属酸化物であるＩ
ｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系
酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−
Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導
体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記
酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００４９】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００５０】
また、酸化物半導体膜５３０は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ
、またはＧａ及びＣｏなどがある。
【００５１】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜２：１）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５２】
本実施の形態では、酸化物半導体膜５３０を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲッ
トを用いたスパッタリング法により形成する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲッ
トとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍ
ｏｌ数比］の酸化物ターゲットを用いることができる。なお、スパッタリングターゲット
の材料および組成を上述に限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。また
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３＝１：１［ｍｏｌ数比］の組成比の酸化物ターゲットを用いる
こともできる。酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５
％以上９９．９％以下とする。充填率の高い酸化物ターゲットを用いることにより、成膜
した酸化物半導体膜５３０を緻密な膜とすることができるためである。
【００５３】
酸化物半導体膜５３０は、水素や水などが混入しにくい方法で作製するのが望ましい。成
膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガス
と酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜５３０への水素、水、水
酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十
分に除去された高純度ガスを用いた雰囲気とすることが望ましい。例えば、酸化物半導体
膜５３０は、ＤＣスパッタリング法などを用いて作製することができる。なお、ゲート絶
縁層４０２、及び酸化物半導体膜５３０は、大気に触れさせることなく連続して成膜する
のが好ましい。
【００５４】
例えば、酸化物半導体膜は、次のように形成することで酸化物半導体膜への水素、水、水
酸基、水素化物などの混入を防ぐことができる。
【００５５】
減圧状態に保持された成膜室内に基板４００を保持し、基板温度を１００℃以上６００℃
以下好ましくは２００℃以上４００℃以下とする。基板４００が加熱された状態で成膜を
行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためである。
また、スパッタリングによる損傷を軽減することができるためである。
【００５６】
成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポン
プ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい。
また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クラ
イオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２Ｏ）などの水素原
子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されている
ため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００５７】
成膜条件の一例として、基板と酸化物ターゲットの間との距離を１００ｍｍ、圧力を０．
６Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気を酸素（酸素流量比率１００％）雰
囲気とすることができる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質
（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
【００５８】
次いで、酸化物半導体膜５３０の加工を行う。酸化物半導体膜の加工は、所望の形状のマ
スクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによっ
て行う。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる
。または、インクジェット法などの方法を用いてマスクを形成しても良い。本実施の形態
では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用い、ゲート絶縁層としてＧａＯ
ｘ膜を用いており、どちらもＧａを含んでいるため、酸化物半導体膜の加工の際に、図１
（Ｂ）に示すように、マスクで覆われていない領域のゲート絶縁層４０２が薄くなる。
【００５９】
なお、酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチング
でもよい。もちろん、これらを組み合わせて用いてもよい。
【００６０】
その後、上記加工により形成された酸化物半導体層４０３に対して、熱処理（第１の熱処
理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層４０３中の水素（
水や水酸基を含む）を除去し、酸化物半導体層４０３の構造を整え、エネルギーギャップ
中の欠陥準位を低減することができる。ここまでの断面図を図１（Ｂ）に示す。第１の熱
処理の温度は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、また
は基板の歪み点未満とする。
【００６１】
さらに、この第１の熱処理によって、ゲート絶縁層４０２中の過剰な水素（水や水酸基を
含む）を除去することも可能である。
【００６２】
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層４０３は大
気に触れさせず、水や水素の混入が生じないようにする。
【００６３】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性ガスが
用いられる。
【００６４】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
【００６５】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００６６】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実
現することができる。
【００６７】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜を島状に加工した後などのタイミングにおい
て行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず
複数回行っても良い。
【００６８】
なお、ここでは、酸化物半導体膜を島状に加工した後に、第１の熱処理を行う構成につい
て説明したが、開示する発明の一態様はこれに限定して解釈されない。第１の熱処理を行
った後に、酸化物半導体膜を加工しても良い。
【００６９】
次いで、酸化物半導体層４０３上に、ソース電極およびドレイン電極（これと同じ層で形
成される配線を含む）を形成するための導電膜をスパッタリング法などを用いて形成し、
当該導電膜を加工して、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図
１（Ｃ）参照）。
【００７０】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
【００７１】
なお、導電膜のエッチングの際に、酸化物半導体層４０３の一部がエッチングされ、溝部
（凹部）を有する酸化物半導体層となることもある。
【００７２】
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層４０
３の一部に接する絶縁膜４０７を形成することが望ましい。
【００７３】
絶縁膜４０７は、実施の形態１のＤＣスパッタリング法で得られる酸化ガリウム膜を用い
る。絶縁膜４０７として酸化ガリウム膜を用い、酸化物半導体層４０３と接触させると、
絶縁膜４０７と酸化物半導体層４０３との界面における電荷捕獲を十分に抑制することが
できる。
【００７４】
絶縁膜４０７の形成後、または、ソース電極４０５ａおよびドレイン電極４０５ｂの形成
後には、第２の熱処理を行うのが望ましい。第２の熱処理の温度は、２５０℃以上７００
℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
【００７５】
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７６】
第２の熱処理においては、酸化物半導体層４０３と絶縁膜４０７とが接した状態、ゲート
絶縁層４０２と酸化物半導体層４０３とが接した状態で加熱される。したがって、上述の
脱水化（または脱水素化）処理によって減少してしまう可能性のある、酸化物半導体を構
成する主成分材料の一つである酸素を、絶縁膜４０７及びゲート絶縁層４０２の両方より
酸化物半導体層４０３へ供給することができる。これによって、酸化物半導体層４０３中
の電荷捕獲中心を低減することができる。
【００７７】
また、この第２の熱処理によって、ゲート絶縁層４０２または絶縁膜４０７中の不純物も
同時に除去され、高純度化されうる。
【００７８】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて
少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０
１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００７９】
以上の工程で図１（Ｄ）に示すトランジスタ４１０が形成される。また、必要があれば、
さらに絶縁膜４０７上に保護絶縁層４０９を形成してもよい（図１（Ｅ）参照）。なお、
第２の熱処理のタイミングは、酸化物半導体膜５３０の形成後であれば特に限定されない
。例えば、保護絶縁層４０９の形成後に第２の熱処理を行っても良い。または、第１の熱
処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせて
も良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
【００８０】
本実施の形態に係るトランジスタ４１０は、酸化物半導体層４０３の上面部及び下面部に
、酸化物半導体層４０３と同種の成分、即ちガリウムを含む酸化ガリウム膜が設けられる
。酸化物半導体層の両面を、酸化物半導体層と同種の成分を含む酸化ガリウム膜で覆うこ
とで、酸化物半導体層中にガリウムが拡散しても、トランジスタの電気的特性が大きく変
動しない。このように酸化物半導体層と相性の良い材料（即ち、お互いに悪い影響を与え
ない材料）によって構成された金属酸化物膜を酸化物半導体層と接する態様で存在させる
ことは、トランジスタの電気特性を安定させるために良い構成である。
【００８１】
また、ゲート絶縁層４０２、酸化物半導体層４０３、絶縁膜４０７は、全てＤＣスパッタ
リング法で得られるため、成膜速度が速く、工業的に有利である。
【００８２】
以上のように、ＤＣスパッタリング法を用いることによって、安定した電気的特性を有す
る酸化物半導体層を用いた半導体装置を提供することができる。よって、信頼性の高い半
導体装置を提供することができる。
【００８３】
（実施の形態３）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の
形態では、半導体層に酸化物半導体を用い、実施の形態１で示す酸化ガリウム膜を絶縁層
に用いたトランジスタと、半導体層に酸化物半導体以外の材料を用いたトランジスタとを
同一基板上に形成する。
【００８４】
図２は、半導体装置の構成の一例である。図２（Ａ）には、半導体装置の断面を、図２（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図２（Ａ）は、図２（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図２（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図２（Ａ）および図２（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。このような半導体材料を用いたトランジスタは、高速動作が
容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電
荷保持を可能とする。
【００８５】
図２におけるトランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板２
００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設け
られた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネ
ル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けら
れたゲート電極１１０と、を有する。
【００８６】
半導体材料を含む基板２００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【００８７】
基板２００上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１４０を覆うように絶縁層１２８および絶縁層１３０が設けられている
。なお、高集積化を実現するためには、図２に示すようにトランジスタ１４０がサイドウ
ォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性
を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃
度が異なる領域を含む不純物領域１２０を設けても良い。
【００８８】
トランジスタ１４０は公知の技術を用いて作製することができる。トランジスタ１４０の
ゲート絶縁層１０８として、実施の形態１に示したＤＣスパッタリング法により得られる
酸化ガリウム膜を用いてもよい。
【００８９】
トランジスタ１４０は、高速動作が可能であるという特徴を有する。このため、当該トラ
ンジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行う
ことができる。
【００９０】
トランジスタ１４０を形成した後、トランジスタ１６２および容量素子１６４の形成前の
処理として、絶縁層１２８や絶縁層１３０にＣＭＰ処理を施して、ゲート電極１１０の上
面を露出させる。ゲート電極１１０の上面を露出させる処理としては、ＣＭＰ処理の他に
エッチング処理などを適用することも可能であるが、トランジスタ１６２の特性を向上さ
せるために、絶縁層１２８や絶縁層１３０の表面は可能な限り平坦にしておくことが望ま
しい。
【００９１】
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ｃ、ソース電極ま
たはドレイン電極１４２ｄを形成する。
【００９２】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わ
せた材料を用いてもよい。
【００９３】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１４２
ｄへの加工が容易であるというメリットがある。
【００９４】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ｃ、およびソース電極またはドレイン電極１４２ｄの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
【００９５】
次に、ソース電極またはドレイン電極１４２ｃの上に絶縁層１４３ａを、ソース電極また
はドレイン電極１４２ｄの上に絶縁層１４３ｂを、それぞれ形成する。絶縁層１４３ａお
よび絶縁層１４３ｂは、ソース電極またはドレイン電極１４２ｃや、ソース電極またはド
レイン電極１４２ｄを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングするこ
とにより形成できる。また、絶縁層１４３ａおよび絶縁層１４３ｂは、後に形成されるゲ
ート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲー
ト電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。
【００９６】
絶縁層１４３ａや絶縁層１４３ｂは、酸化ガリウム、酸化シリコン、酸窒化シリコン、窒
化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができ
る。絶縁層１４３ａや絶縁層１４３ｂとして酸化ガリウム膜を用いる場合には実施の形態
１に従って形成すればよい。
【００９７】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点
では、絶縁層１４３ａおよび絶縁層１４３ｂを形成するのが好適であるが、当該絶縁層を
設けない構成とすることも可能である。
【００９８】
次に、ソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１
４２ｄを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチ
ングして酸化物半導体層１４４を形成する。
【００９９】
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体層１４４中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低
減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、また
は４００℃以上５００℃以下とする。
【０１００】
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触
れさせず、水や水素の混入が生じないようにする。第１の熱処理によって不純物を低減し
、ｉ型（真性）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れ
た特性のトランジスタ１６２を実現することができる。
【０１０１】
次に、酸化物半導体層１４４上に接するゲート絶縁層１４６を形成する。ゲート絶縁層１
４６として、実施の形態１に示す酸化ガリウム膜及びその成膜プロセスを用いる。
【０１０２】
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ｃと重畳する領域に電極１４８
ｂを形成する。
【０１０３】
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。第２の熱処理の温度は、２００℃以上４５０℃以下、望ましく
は２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理
を行えばよい。第２の熱処理を行うことによって、トランジスタ１６２の電気的特性のば
らつきを軽減することができる。
【０１０４】
なお、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に
第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良い
し、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を
兼ねさせても良い。
【０１０５】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。
【０１０６】
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
【０１０７】
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５
０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化ガリウム、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材
料を用いて形成することができる。絶縁層１５０および絶縁層１５２は、実施の形態１に
示す酸化ガリウム膜及びその成膜プロセスを用いることもできる。
【０１０８】
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｄにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
【０１０９】
その後、上記開口に電極１５４を形成し、絶縁層１５２上に電極１５４に接する配線１５
６を形成する。
【０１１０】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成
した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去するこ
とにより形成することができる。
【０１１１】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。
また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ
、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は
、ソース電極またはドレイン電極１４２ｃなどと同様である。
【０１１２】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、および
容量素子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ｃ
、酸化物半導体層１４４、ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
【０１１３】
なお、図２の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を積層さ
せることにより、ソース電極またはドレイン電極１４２ｃと、電極１４８ｂとの間の絶縁
性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導
体層１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層１４３ａと
同様に形成される絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量
が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
【０１１４】
図２（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図２（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
【０１１５】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、保持された情報の読み出しが容易になる
。
【０１１６】
メモリセルに情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかがノードＦＧに与えられるものと
する。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、
トランジスタ１６２をオフ状態とする。これにより、ノードＦＧが浮遊状態となるため、
ノードＦＧには所定量の電荷が保持されたままの状態となる。以上のように、ノードＦＧ
に所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができ
る。
【０１１７】
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
【０１１８】
メモリセルに記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（
定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノード
ＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、ト
ランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持され
ている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗ
レベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状
態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の
電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持さ
れた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が
与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジ
スタ１４０は「オン状態」となる。書き込みにおいて、ノードＦＧにＬｏｗレベル電荷が
与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トラン
ジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、ト
ランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）
ことで、メモリセルに記憶された情報を読み出すことができる。
【０１１９】
また、メモリセルに記憶させた情報を書き換える場合においては、上記の書き込みによっ
て所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新
たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６
２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第
３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定
量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態とな
る電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新た
な情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによ
って所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）
を行うことで、メモリセルに記憶させた情報を上書きすることが可能である。
【０１２０】
本実施の形態で示すトランジスタ１６２は、ゲート絶縁層及び酸化物半導体層の両方を、
ＤＣスパッタリング法により形成しているため、界面トラップ、膜中トラップ等の欠陥の
発生を抑制することができる。さらに、高純度化され、真性化された酸化物半導体層１４
４を用いることで、トランジスタ１６２のオフ電流を十分に低減することができる。そし
て、このようなトランジスタ１６２を用いることで、極めて長期にわたり記憶内容を保持
することが可能な半導体装置が得られる。
【０１２１】
また、本実施の形態において示す半導体装置では、トランジスタ１４０とトランジスタ１
６２を重畳させることで、集積度が十分に高められた半導体装置が実現される。
【０１２２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１２３】
（実施の形態４）
実施の形態２で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１２４】
図３（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図３（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
【０１２５】
図３（Ｂ）及び図３（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図３
（Ｂ）及び図３（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図３（Ｂ）及び図３（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
【０１２６】
また図３（Ｂ）及び図３（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
【０１２７】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図３（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図３（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図３（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１２８】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１２９】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
【０１３０】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態２で一例を示したトランジスタを適用することができる。
【０１３１】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
【０１３２】
半導体装置の一形態について、図４及び図５を用いて説明する。図４及び図５は、図３（
Ｂ）のＭ−Ｎにおける断面図に相当する。
【０１３３】
図４及び図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
【０１３４】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極
と同じ導電膜で形成されている。
【０１３５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図４及び図５では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。
【０１３６】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態２
で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４
０１１は、信頼性が高く、電気的に安定である。よって、図４及び図５で示す本実施の形
態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０１３７】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
【０１３８】
図４に表示素子として液晶素子を用いた液晶表示装置の例を示す。図４において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
【０１３９】
また絶縁層４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサで
あり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球
状のスペーサを用いていても良い。
【０１４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【０１４１】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０１４２】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。
【０１４３】
また、実施の形態２で得られる高純度化された酸化物半導体層を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。
【０１４４】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１４５】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１４６】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。特にトランジスタの酸化物半導
体層に光が照射されないようにブラックマトリクスで遮光することは、表示装置の信頼性
を向上させる上で重要である。また、偏光基板及び位相差基板による円偏光を用いてもよ
い。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１４７】
また、バックライトとして複数種の発光色の異なる発光ダイオード（ＬＥＤ）を用いて、
時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィ
ールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カ
ラー表示を行うことができる。
【０１４８】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。
【０１４９】
また、表示装置において、カラー表示する際に画素で制御する色要素としてＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色のカラーフィルタを設ければ、カラー表示も可能であ
る。カラー表示する際に画素で制御する色要素としては、ＲＧＢの三色に限定されない。
例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一
色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なって
いてもよい。ただし、本実施の形態の表示装置はカラー表示の表示装置に限定されるもの
ではなく、モノクロ表示の表示装置に適用することもできる。
【０１５０】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
【０１５１】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質中に複
数分散され、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒
子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。
なお、第１の粒子または第２の粒子は染料を含み、電界が印加されない場合において移動
しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。
【０１５２】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
【０１５３】
上記マイクロカプセルを溶媒中に複数分散させたものが電子インクと呼ばれるものであり
、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。
また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である
。
【０１５４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０１５５】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層間に電位差を生じさせて、その球形粒子の向きを制御することにより、表示を行う
方法である。
【０１５６】
図５に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図５
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
【０１５７】
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有す
る球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１
４で充填されている。第２の電極層４０３１が共通電極（対向電極）に相当する。第２の
電極層４０３１は、共通電位線と電気的に接続される。
【０１５８】
なお、図４及び図５において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
【０１５９】
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
【０１６０】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
【０１６１】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
【０１６２】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１６３】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
【０１６４】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
【０１６５】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導
体などがあげられる。
【０１６６】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１６７】
以上のように実施の形態２で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態２で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
【０１６８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１６９】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
【０１７０】
図６（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態２また
は４で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコン
ピュータとすることができる。
【０１７１】
図６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態２または４で示した半導体装置を適
用することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０１７２】
図６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０
１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３
は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０１７３】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図６（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図６（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態２ま
たは４で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることがで
きる。
【０１７４】
また、図６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。
【０１７５】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０１７６】
図６（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。実施の形態２または４で示した半導体装置を適用するこ
とにより、信頼性の高い携帯電話とすることができる。
【０１７７】
また、表示パネル２８０２はタッチパネルを備えており、図６（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。昇圧回路も実
施の形態２で示した半導体装置を適用することができる。
【０１７８】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
【０１７９】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
【０１８０】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
【０１８１】
図６（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態２または４で示した半導体装置を適用することによ
り、信頼性の高いデジタルビデオカメラとすることができる。
【０１８２】
図６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態２または４で示した半導体装置を適用することにより、信
頼性の高いテレビジョン装置とすることができる。
【０１８３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
【０１８４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１８５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【符号の説明】
【０１８６】
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁層
１３０ 絶縁層
１４０ トランジスタ
１４２ｃ ソース電極またはドレイン電極
１４２ｄ ソース電極またはドレイン電極
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
１５０ 絶縁層
１５２ 絶縁層
１５４ 電極
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
２００ 基板
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 絶縁膜
４０９ 保護絶縁層
４１０ トランジスタ
５３０ 酸化物半導体膜
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ａ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ｂ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３５ 絶縁層
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
【技術分野】
【０００１】
酸化物ターゲットを用いる成膜方法に関する。また、酸化物ターゲットを用いて得られ
るトランジスタで構成された回路を有する半導体装置およびその作製方法に関する。例え
ば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部
品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
トランジスタの材料膜を形成する方法としてスパッタリング法があり、蒸気圧の低い材料
の成膜の際や、精密な膜厚制御を必要とする際に用いられる成膜方法の一つである。スパ
ッタリング法は、成膜装置の操作が非常に簡便であるため、工業的に広範に利用されてい
る。
【０００４】
スパッタリング法は、スパッタリングターゲットを用いる成膜方法であり、スパッタリン
グターゲットは、金属、金属酸化物、金属窒化物、金属炭化物などの焼結体や、場合によ
っては単結晶が用いられる。
【０００５】
スパッタリング法は、成膜装置の成膜チャンバー内を真空装置によって減圧させた後、ア
ルゴンなどの希ガスを導入し、被成膜基板を陽極、スパッタリングターゲットを陰極とし
、被成膜基板とスパッタリングターゲットの間にグロー放電を興してプラズマを発生させ
る。そして、プラズマ中の陽イオンをスパッタリングターゲットに衝突させ、弾き飛ばさ
れるスパッタリングターゲット成分の粒子を、被成膜基板に堆積させて材料膜を形成する
。
【０００６】
また、スパッタリング法は、プラズマの発生方法で分類され、高周波プラズマを用いるも
のは高周波スパッタリング法（ＲＦスパッタリング法とも呼ぶ）といい、直流プラズマを
用いるものは、直流スパッタリング法（ＤＣスパッタリング法とも呼ぶ）という。
【０００７】
高周波スパッタリング法よりもＤＣスパッタリング法の方が、電源設備が安価であり、成
膜速度も速いため、生産性や製造コストを考慮するとＤＣスパッタリング法の方が工業的
に用いられる。
【０００８】
通常、配線などの金属材料の膜は、ＤＣスパッタリング法を用い、絶縁膜は、ＰＣＶＤ法
や、高周波スパッタリング法を用いて成膜されることが多い。高周波スパッタリング法で
は絶縁性を有するスパッタリングターゲットを用いても成膜することができる。
【０００９】
また、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用す
る技術が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用い
る技術が特許文献１および特許文献２で開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＤＣスパッタリング法を用いて、酸化ガリウム膜を成膜する成膜方法を提供することを課
題の一つとする。
【００１２】
トランジスタのゲート絶縁層などの絶縁層として、酸化ガリウム膜を用いる半導体装置の
作製方法を提供することを課題の一つとする。
【００１３】
酸化物半導体層を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体
装置を作製することも課題の一つとする。
【課題を解決するための手段】
【００１４】
本明細書で開示する本発明の一態様は、酸化ガリウム（ＧａＯｘとも表記する）からなる
酸化物ターゲットを用いて、ＤＣスパッタリング法、またはＤＣパルススパッタ方式によ
り絶縁膜を形成する。なお、ＤＣパルススパッタ方式は、ＤＣスパッタリング法の一つで
あるとも言えるが、ＤＣパルス電源を用い、パルス的にバイアスを与えるスパッタリング
法である。ＤＣスパッタリング法はスパッタリングターゲットが高温になりやすいため、
酸化物ターゲットの融点が低い場合には、ＤＣパルス電源を用いるＤＣパルススパッタ方
式を用いることが好ましい。また、ＤＣパルス電源を用いると、高密度のプラズマを形成
することができる。酸化物ターゲットは、ＧａＯｘからなり、Ｘが１．５未満、好ましく
は０．０１以上０．５以下、さらに好ましくは０．１以上０．２以下とする。この酸化物
ターゲットは導電性を有し、酸素ガス雰囲気下、或いは、酸素ガスとアルゴンなどの希ガ
スとの混合雰囲気下でスパッタリングを行うことによって、化学量論比を超えた酸素量を
有する酸化ガリウム膜を成膜することもできる。
【００１５】
本明細書中において、化学量論比を超えてとは、単結晶構造であるＧａ２Ｏ３の酸素量と
比較して、ＧａＯｘで示される絶縁膜のＸが１．５を超えて、例えば３であることを指す
ものとする。
【００１６】
なお、ＤＣスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリ
ウム膜の成膜温度は室温以上４００℃以下とする。
【００１７】
また、導電性を有する酸化物ターゲットにシリコン、即ちＳｉＯｘ（Ｘ＞０）、またはア
ルミニウム、即ちＡｌＯｘ（Ｘ＞０）を含ませてもよい。この場合、酸化ガリウムからな
る酸化物ターゲット中に占めるＳｉやＡｌの濃度は、０．０１ａｔｏｍ％以上１０ａｔｏ
ｍ％以下とする。
【００１８】
上記構成は、上記課題の少なくとも一つを解決する。
【００１９】
また、本明細書で開示する本発明の一態様は、ゲート電極を形成し、スパッタリング法に
より酸化ガリウム膜からなるゲート絶縁層を形成し、ゲート絶縁層上にゲート電極と重な
る酸化物半導体層を形成し、酸化物半導体層に接してスパッタリング法により酸化ガリウ
ム膜を積層することを特徴とする半導体装置の作製方法である。
【００２０】
また、本明細書で開示する本発明の一態様は、スパッタリング法により酸化物半導体層を
形成し、酸化物半導体層上に接してスパッタリング法により酸化ガリウム膜からなるゲー
ト絶縁層を形成し、ゲート絶縁層上にゲート電極を形成することを特徴とする半導体装置
の作製方法である。
【００２１】
上記各構成において、トランジスタの半導体層として機能する酸化物半導体層は、化学量
論比を超えた酸素量を有する金属酸化物材料を用いることが好ましい。
【００２２】
トランジスタの半導体層として機能する酸化物半導体層と接する絶縁層の材料として、Ｄ
Ｃスパッタリング法、またはＤＣパルススパッタ方式で得られる酸化ガリウム膜を用いる
ことが好ましい。
【００２３】
トランジスタを組み込んだ集積回路を電子機器に搭載する場合、例えば液晶パネルの画素
部においては液晶のモードにもよるが５Ｖ〜１０Ｖの駆動電圧が用いられるため、画素部
に配置されるトランジスタは５Ｖ〜１０Ｖの駆動電圧で動作するに適した構造とすること
が望ましいとされている。従って、液晶パネルにおいて、酸化ガリウム膜からなる絶縁層
をゲート絶縁層とする場合、膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは６０ｎｍ以
上３００ｎｍ以下とする。
【００２４】
酸化ガリウム膜からなるゲート絶縁層は、液晶表示装置に限らず、ＬＳＩにトランジスタ
を搭載する場合、高速動作を行うため、膜厚は３ｎｍ以上５０ｎｍ以下、好ましくは５ｎ
ｍ以上２０ｎｍ以下とする。また、パワーデバイスなどの高耐圧のトランジスタに用いる
場合、膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上３００ｎｍ以下の
酸化ガリウム膜からなるゲート絶縁層とする。
【００２５】
さらに、酸化ガリウム膜からなる絶縁層でトランジスタの酸化物半導体層の上下を挟む構
成としてもよい。例えば、酸化ガリウム膜からなる下地絶縁層と酸化ガリウム膜からなる
ゲート絶縁層でトランジスタの酸化物半導体層の上下を挟む構成や、酸化ガリウム膜から
なるゲート絶縁層と酸化ガリウム膜からなる保護絶縁層でトランジスタの酸化物半導体層
の上下を挟む構成とする。
【００２６】
トランジスタの半導体層として機能する酸化物半導体層と接する絶縁層の材料として、Ｄ
Ｃスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリウム膜を
用いることによって、トランジスタに安定した電気的特性を付与し、信頼性の高い半導体
装置を作製することができる。
【発明の効果】
【００２７】
ＤＣスパッタリング法を用いて、高純度の酸化ガリウム膜を成膜する成膜方法を提供する
ことができる。
【００２８】
ＤＣスパッタリング法、またはＤＣパルススパッタ方式により成膜される酸化ガリウム膜
を酸化物半導体層と接して設けることによって、トランジスタに安定した電気的特性を付
与し、信頼性の高い半導体装置を作製することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様を示す断面図。
【図２】本発明の一態様を示す断面図、上面図、及び等価回路図。
【図３】半導体装置の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】半導体装置の一形態を説明する図。
【図６】電子機器の一例を示す図。
【発明を実施するための形態】
【００３０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００３１】
（実施の形態１）
本実施の形態では、被処理基板への酸化ガリウム膜の成膜方法について、以下に示す。
【００３２】
スパッタリング法を用いた成膜装置は、真空ポンプなどの真空排気手段により減圧可能な
成膜チャンバーと、成膜チャンバー内に被処理基板を搬送する搬送ロボットと、被処理基
板を固定する基板ホルダと、スパッタリングターゲットを保持するターゲットホルダと、
ターゲットホルダに保持されたスパッタリングターゲットに対応する電極と、その電極に
スパッタリングのためのＤＣ電圧を印加する電力供給手段と、成膜チャンバー内にガスを
供給するガス供給手段とを有している。
【００３３】
スパッタリングターゲットは、一般にスパッタリングターゲット材料をバッキングプレー
トと呼ばれる金属板に貼り合わせて構成されている。バッキングプレートは、スパッタリ
ングターゲット材料の冷却とスパッタ電極としての役割をもつため、熱伝導性および導電
性に優れた銅が多用されている。バッキングプレート内部または背面に冷却路を形成し、
冷却路に冷却液として水や油脂等を循環させることでスパッタリングターゲット材料の冷
却効率を高めることができる。ただし、水の気化温度は１００℃であるため、スパッタリ
ングターゲット材料を１００℃以上に保ちたい場合は、水ではなく油脂等を用いるとよい
。
【００３４】
酸化ガリウム膜のスパッタリングターゲット材料は、例えば、ＧａＯｘからなり、Ｘが１
．５未満、好ましくは０．０１以上０．５以下のものを高温で焼結して作製する。Ｘが０
．０１以上０．５以下であるＧａＯｘからなるスパッタリングターゲット材料は十分な導
電性を有し、ＤＣ電源またはＤＣパルス電源を用いてのスパッタリングが可能である。酸
化ガリウム膜のスパッタリングターゲット材料にＳｉやＡｌを含ませてもよく、その濃度
は、０．０１ａｔｏｍ％以上１０ａｔｏｍ％以下とする。不活性ガス雰囲気（窒素または
希ガス雰囲気）下で焼結することにより、スパッタリングターゲット材料に水素や水分や
ハイドロカーボン等が混入することを防ぐことが出来る。焼結は、真空中または高圧雰囲
気中で行ってもよく、さらに機械的な圧力を加えながら行ってもよい。
【００３５】
スパッタリングターゲット材料とバッキングプレートの貼り合わせは、例えば、電子ビー
ム溶接で行うとよい。電子ビーム溶接とは、真空雰囲気中で発生させた電子を加速して収
束させ、対象物に照射することで、溶接したい部分のみを溶かし、溶接部以外の素材性質
を損なわずに溶接することができる手法である。溶接部形状および溶け込み深さの制御が
可能であり、真空雰囲気中で溶接を行うため、スパッタリングターゲット材料に水素や水
分やハイドロカーボン等が付着することを防ぐことができる。
【００３６】
スパッタリングターゲットを成膜装置に取り付ける際も、大気にさらさず不活性ガス雰囲
気（窒素または希ガス雰囲気）下で行うことで、スパッタリングターゲット材料に水素や
水分やハイドロカーボン等が付着することを防ぐことができる。
【００３７】
スパッタリングターゲットを成膜装置に取り付けた後、スパッタリングターゲット材料表
面やスパッタリングターゲット材料中に残存している水素を除去するために脱水素処理を
行うと良い。脱水素処理としては成膜チャンバー内を減圧下で２００℃以上の高温に加熱
する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。この
場合のスパッタリングターゲット材料冷却液は、水ではなく油脂等を用いるとよい。加熱
せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとな
お良い。
【００３８】
なお、成膜室内の残留水分を除去するため、成膜装置に用いる真空ポンプは、例えば、ク
ライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。
また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい
。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素
原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該
成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。なお、クライオ
ポンプは真空室内に極低温面を設置し、これに真空室内の気体分子を凝縮または吸着させ
て捕捉し、排気するポンプであり、水素や水分の排気能力が高い。
【００３９】
スパッタリング時に使用するガスは、水素や水分やハイドロカーボン等の濃度を極力低減
させた高純度ガスを使用することが望ましい。成膜チャンバー内にガスを供給するガス供
給手段は、ガス配管を有するガス供給源であるが、ガス供給源と成膜チャンバーの間に精
製装置を設けることにより、ガス純度をさらに向上させることが可能となる。ガス純度と
して９９．９９９９％以上のものを使用するとよい。また、ガス配管内壁からのガス混入
を防ぐため、内面を鏡面研磨してＣｒ２Ｏ３もしくはＡｌ２Ｏ３で不動態化したガス配管
を用いるとよい。配管継ぎ手やバルブは、シール部分に樹脂を使用しないオールメタルバ
ルブを用いるとよい。
【００４０】
上述したスパッタリングターゲットを用いて、酸素ガス雰囲気下、或いは、希ガスと酸素
ガスの混合雰囲気下で、成膜圧力０．１Ｐａ以上１Ｐａ以下、室温以上３００℃以下の成
膜温度としてＤＣ電源（ＤＣ電力１００Ｗ以上３００Ｗ以下）を用いたスパッタリングを
行い、希ガス導入割合や、酸素ガス導入割合や、投入電力などを最適化することにより、
高品質な酸化ガリウム膜からなる絶縁層を得ることができる。ＤＣスパッタリング法は、
成膜時の熱影響が少なく、高速成膜が可能であるため、工業的に適している。
【００４１】
こうして得られた酸化ガリウム膜（ＧａＯｘ膜）を絶縁層として半導体装置に用いること
ができる。例えばトランジスタのゲート絶縁層や、保護絶縁層や、下地絶縁層などに用い
ることができる。
【００４２】
（実施の形態２）
図１を用いて、実施の形態１に示した成膜方法により得られる酸化ガリウム膜を絶縁層と
して用いたトランジスタ４１０の作製工程の一例について説明する。
【００４３】
まず、基板４００上にゲート電極４０１を形成する。
【００４４】
基板４００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、
サファイア基板などを、基板４００として用いることができる。また、シリコンや炭化シ
リコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物
半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子
が設けられたものを、基板４００として用いてもよい。
【００４５】
また、基板４００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトラ
ンジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を形成すると良い。
【００４６】
次いで、ゲート電極４０１を覆うゲート絶縁層４０２を形成する。
【００４７】
ゲート絶縁層４０２は、実施の形態１に示すＤＣスパッタリング法を用い、酸化ガリウム
からなる酸化物ターゲットを用いて成膜する。ゲート絶縁層４０２は、水素や水などが混
入しにくい方法で作製するのが望ましい。ゲート絶縁層４０２の膜厚は５０ｎｍ以上５０
０ｎｍ以下、好ましくは６０ｎｍ以上３００ｎｍ以下とする。
【００４８】
次いで、ゲート絶縁層４０２上に接するように、酸化物半導体膜５３０を形成する（図１
（Ａ）参照）。酸化物半導体膜５３０に用いる材料としては、四元系金属酸化物であるＩ
ｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系
酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−
Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導
体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記
酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００４９】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００５０】
また、酸化物半導体膜５３０は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ
、またはＧａ及びＣｏなどがある。
【００５１】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜２：１）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５２】
本実施の形態では、酸化物半導体膜５３０を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲッ
トを用いたスパッタリング法により形成する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲッ
トとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍ
ｏｌ数比］の酸化物ターゲットを用いることができる。なお、スパッタリングターゲット
の材料および組成を上述に限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。また
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３＝１：１［ｍｏｌ数比］の組成比の酸化物ターゲットを用いる
こともできる。酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５
％以上９９．９％以下とする。充填率の高い酸化物ターゲットを用いることにより、成膜
した酸化物半導体膜５３０を緻密な膜とすることができるためである。
【００５３】
酸化物半導体膜５３０は、水素や水などが混入しにくい方法で作製するのが望ましい。成
膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガス
と酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜５３０への水素、水、水
酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十
分に除去された高純度ガスを用いた雰囲気とすることが望ましい。例えば、酸化物半導体
膜５３０は、ＤＣスパッタリング法などを用いて作製することができる。なお、ゲート絶
縁層４０２、及び酸化物半導体膜５３０は、大気に触れさせることなく連続して成膜する
のが好ましい。
【００５４】
例えば、酸化物半導体膜は、次のように形成することで酸化物半導体膜への水素、水、水
酸基、水素化物などの混入を防ぐことができる。
【００５５】
減圧状態に保持された成膜室内に基板４００を保持し、基板温度を１００℃以上６００℃
以下好ましくは２００℃以上４００℃以下とする。基板４００が加熱された状態で成膜を
行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためである。
また、スパッタリングによる損傷を軽減することができるためである。
【００５６】
成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポン
プ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい。
また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クラ
イオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２Ｏ）などの水素原
子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されている
ため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【００５７】
成膜条件の一例として、基板と酸化物ターゲットの間との距離を１００ｍｍ、圧力を０．
６Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気を酸素（酸素流量比率１００％）雰
囲気とすることができる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質
（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
【００５８】
次いで、酸化物半導体膜５３０の加工を行う。酸化物半導体膜の加工は、所望の形状のマ
スクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによっ
て行う。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる
。または、インクジェット法などの方法を用いてマスクを形成しても良い。本実施の形態
では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用い、ゲート絶縁層としてＧａＯ
ｘ膜を用いており、どちらもＧａを含んでいるため、酸化物半導体膜の加工の際に、図１
（Ｂ）に示すように、マスクで覆われていない領域のゲート絶縁層４０２が薄くなる。
【００５９】
なお、酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチング
でもよい。もちろん、これらを組み合わせて用いてもよい。
【００６０】
その後、上記加工により形成された酸化物半導体層４０３に対して、熱処理（第１の熱処
理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層４０３中の水素（
水や水酸基を含む）を除去し、酸化物半導体層４０３の構造を整え、エネルギーギャップ
中の欠陥準位を低減することができる。ここまでの断面図を図１（Ｂ）に示す。第１の熱
処理の温度は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、また
は基板の歪み点未満とする。
【００６１】
さらに、この第１の熱処理によって、ゲート絶縁層４０２中の過剰な水素（水や水酸基を
含む）を除去することも可能である。
【００６２】
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層４０３は大
気に触れさせず、水や水素の混入が生じないようにする。
【００６３】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性ガスが
用いられる。
【００６４】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
【００６５】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００６６】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実
現することができる。
【００６７】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜を島状に加工した後などのタイミングにおい
て行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず
複数回行っても良い。
【００６８】
なお、ここでは、酸化物半導体膜を島状に加工した後に、第１の熱処理を行う構成につい
て説明したが、開示する発明の一態様はこれに限定して解釈されない。第１の熱処理を行
った後に、酸化物半導体膜を加工しても良い。
【００６９】
次いで、酸化物半導体層４０３上に、ソース電極およびドレイン電極（これと同じ層で形
成される配線を含む）を形成するための導電膜をスパッタリング法などを用いて形成し、
当該導電膜を加工して、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図
１（Ｃ）参照）。
【００７０】
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
【００７１】
なお、導電膜のエッチングの際に、酸化物半導体層４０３の一部がエッチングされ、溝部
（凹部）を有する酸化物半導体層となることもある。
【００７２】
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層４０
３の一部に接する絶縁膜４０７を形成することが望ましい。
【００７３】
絶縁膜４０７は、実施の形態１のＤＣスパッタリング法で得られる酸化ガリウム膜を用い
る。絶縁膜４０７として酸化ガリウム膜を用い、酸化物半導体層４０３と接触させると、
絶縁膜４０７と酸化物半導体層４０３との界面における電荷捕獲を十分に抑制することが
できる。
【００７４】
絶縁膜４０７の形成後、または、ソース電極４０５ａおよびドレイン電極４０５ｂの形成
後には、第２の熱処理を行うのが望ましい。第２の熱処理の温度は、２５０℃以上７００
℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
【００７５】
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００７６】
第２の熱処理においては、酸化物半導体層４０３と絶縁膜４０７とが接した状態、ゲート
絶縁層４０２と酸化物半導体層４０３とが接した状態で加熱される。したがって、上述の
脱水化（または脱水素化）処理によって減少してしまう可能性のある、酸化物半導体を構
成する主成分材料の一つである酸素を、絶縁膜４０７及びゲート絶縁層４０２の両方より
酸化物半導体層４０３へ供給することができる。これによって、酸化物半導体層４０３中
の電荷捕獲中心を低減することができる。
【００７７】
また、この第２の熱処理によって、ゲート絶縁層４０２または絶縁膜４０７中の不純物も
同時に除去され、高純度化されうる。
【００７８】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて
少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０
１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００７９】
以上の工程で図１（Ｄ）に示すトランジスタ４１０が形成される。また、必要があれば、
さらに絶縁膜４０７上に保護絶縁層４０９を形成してもよい（図１（Ｅ）参照）。なお、
第２の熱処理のタイミングは、酸化物半導体膜５３０の形成後であれば特に限定されない
。例えば、保護絶縁層４０９の形成後に第２の熱処理を行っても良い。または、第１の熱
処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせて
も良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
【００８０】
本実施の形態に係るトランジスタ４１０は、酸化物半導体層４０３の上面部及び下面部に
、酸化物半導体層４０３と同種の成分、即ちガリウムを含む酸化ガリウム膜が設けられる
。酸化物半導体層の両面を、酸化物半導体層と同種の成分を含む酸化ガリウム膜で覆うこ
とで、酸化物半導体層中にガリウムが拡散しても、トランジスタの電気的特性が大きく変
動しない。このように酸化物半導体層と相性の良い材料（即ち、お互いに悪い影響を与え
ない材料）によって構成された金属酸化物膜を酸化物半導体層と接する態様で存在させる
ことは、トランジスタの電気特性を安定させるために良い構成である。
【００８１】
また、ゲート絶縁層４０２、酸化物半導体層４０３、絶縁膜４０７は、全てＤＣスパッタ
リング法で得られるため、成膜速度が速く、工業的に有利である。
【００８２】
以上のように、ＤＣスパッタリング法を用いることによって、安定した電気的特性を有す
る酸化物半導体層を用いた半導体装置を提供することができる。よって、信頼性の高い半
導体装置を提供することができる。
【００８３】
（実施の形態３）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の
形態では、半導体層に酸化物半導体を用い、実施の形態１で示す酸化ガリウム膜を絶縁層
に用いたトランジスタと、半導体層に酸化物半導体以外の材料を用いたトランジスタとを
同一基板上に形成する。
【００８４】
図２は、半導体装置の構成の一例である。図２（Ａ）には、半導体装置の断面を、図２（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図２（Ａ）は、図２（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図２（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図２（Ａ）および図２（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。このような半導体材料を用いたトランジスタは、高速動作が
容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電
荷保持を可能とする。
【００８５】
図２におけるトランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板２
００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設け
られた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネ
ル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けら
れたゲート電極１１０と、を有する。
【００８６】
半導体材料を含む基板２００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【００８７】
基板２００上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１４０を覆うように絶縁層１２８および絶縁層１３０が設けられている
。なお、高集積化を実現するためには、図２に示すようにトランジスタ１４０がサイドウ
ォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性
を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃
度が異なる領域を含む不純物領域１２０を設けても良い。
【００８８】
トランジスタ１４０は公知の技術を用いて作製することができる。トランジスタ１４０の
ゲート絶縁層１０８として、実施の形態１に示したＤＣスパッタリング法により得られる
酸化ガリウム膜を用いてもよい。
【００８９】
トランジスタ１４０は、高速動作が可能であるという特徴を有する。このため、当該トラ
ンジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行う
ことができる。
【００９０】
トランジスタ１４０を形成した後、トランジスタ１６２および容量素子１６４の形成前の
処理として、絶縁層１２８や絶縁層１３０にＣＭＰ処理を施して、ゲート電極１１０の上
面を露出させる。ゲート電極１１０の上面を露出させる処理としては、ＣＭＰ処理の他に
エッチング処理などを適用することも可能であるが、トランジスタ１６２の特性を向上さ
せるために、絶縁層１２８や絶縁層１３０の表面は可能な限り平坦にしておくことが望ま
しい。
【００９１】
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ｃ、ソース電極ま
たはドレイン電極１４２ｄを形成する。
【００９２】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わ
せた材料を用いてもよい。
【００９３】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１４２
ｄへの加工が容易であるというメリットがある。
【００９４】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ｃ、およびソース電極またはドレイン電極１４２ｄの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
【００９５】
次に、ソース電極またはドレイン電極１４２ｃの上に絶縁層１４３ａを、ソース電極また
はドレイン電極１４２ｄの上に絶縁層１４３ｂを、それぞれ形成する。絶縁層１４３ａお
よび絶縁層１４３ｂは、ソース電極またはドレイン電極１４２ｃや、ソース電極またはド
レイン電極１４２ｄを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングするこ
とにより形成できる。また、絶縁層１４３ａおよび絶縁層１４３ｂは、後に形成されるゲ
ート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲー
ト電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。
【００９６】
絶縁層１４３ａや絶縁層１４３ｂは、酸化ガリウム、酸化シリコン、酸窒化シリコン、窒
化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができ
る。絶縁層１４３ａや絶縁層１４３ｂとして酸化ガリウム膜を用いる場合には実施の形態
１に従って形成すればよい。
【００９７】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点
では、絶縁層１４３ａおよび絶縁層１４３ｂを形成するのが好適であるが、当該絶縁層を
設けない構成とすることも可能である。
【００９８】
次に、ソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１
４２ｄを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチ
ングして酸化物半導体層１４４を形成する。
【００９９】
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体層１４４中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低
減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、また
は４００℃以上５００℃以下とする。
【０１００】
第１の熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触
れさせず、水や水素の混入が生じないようにする。第１の熱処理によって不純物を低減し
、ｉ型（真性）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れ
た特性のトランジスタ１６２を実現することができる。
【０１０１】
次に、酸化物半導体層１４４上に接するゲート絶縁層１４６を形成する。ゲート絶縁層１
４６として、実施の形態１に示す酸化ガリウム膜及びその成膜プロセスを用いる。
【０１０２】
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ｃと重畳する領域に電極１４８
ｂを形成する。
【０１０３】
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。第２の熱処理の温度は、２００℃以上４５０℃以下、望ましく
は２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理
を行えばよい。第２の熱処理を行うことによって、トランジスタ１６２の電気的特性のば
らつきを軽減することができる。
【０１０４】
なお、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に
第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良い
し、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を
兼ねさせても良い。
【０１０５】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。
【０１０６】
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
【０１０７】
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５
０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化ガリウム、酸化シリコン、酸窒化
シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材
料を用いて形成することができる。絶縁層１５０および絶縁層１５２は、実施の形態１に
示す酸化ガリウム膜及びその成膜プロセスを用いることもできる。
【０１０８】
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｄにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
【０１０９】
その後、上記開口に電極１５４を形成し、絶縁層１５２上に電極１５４に接する配線１５
６を形成する。
【０１１０】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成
した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去するこ
とにより形成することができる。
【０１１１】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。
また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ
、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は
、ソース電極またはドレイン電極１４２ｃなどと同様である。
【０１１２】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、および
容量素子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ｃ
、酸化物半導体層１４４、ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
【０１１３】
なお、図２の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を積層さ
せることにより、ソース電極またはドレイン電極１４２ｃと、電極１４８ｂとの間の絶縁
性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導
体層１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層１４３ａと
同様に形成される絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量
が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
【０１１４】
図２（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図２（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
【０１１５】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、保持された情報の読み出しが容易になる
。
【０１１６】
メモリセルに情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかがノードＦＧに与えられるものと
する。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、
トランジスタ１６２をオフ状態とする。これにより、ノードＦＧが浮遊状態となるため、
ノードＦＧには所定量の電荷が保持されたままの状態となる。以上のように、ノードＦＧ
に所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができ
る。
【０１１７】
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
【０１１８】
メモリセルに記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（
定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノード
ＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、ト
ランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持され
ている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗ
レベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状
態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の
電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持さ
れた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が
与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジ
スタ１４０は「オン状態」となる。書き込みにおいて、ノードＦＧにＬｏｗレベル電荷が
与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トラン
ジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、ト
ランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）
ことで、メモリセルに記憶された情報を読み出すことができる。
【０１１９】
また、メモリセルに記憶させた情報を書き換える場合においては、上記の書き込みによっ
て所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新
たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６
２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第
３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定
量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態とな
る電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新た
な情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによ
って所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）
を行うことで、メモリセルに記憶させた情報を上書きすることが可能である。
【０１２０】
本実施の形態で示すトランジスタ１６２は、ゲート絶縁層及び酸化物半導体層の両方を、
ＤＣスパッタリング法により形成しているため、界面トラップ、膜中トラップ等の欠陥の
発生を抑制することができる。さらに、高純度化され、真性化された酸化物半導体層１４
４を用いることで、トランジスタ１６２のオフ電流を十分に低減することができる。そし
て、このようなトランジスタ１６２を用いることで、極めて長期にわたり記憶内容を保持
することが可能な半導体装置が得られる。
【０１２１】
また、本実施の形態において示す半導体装置では、トランジスタ１４０とトランジスタ１
６２を重畳させることで、集積度が十分に高められた半導体装置が実現される。
【０１２２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１２３】
（実施の形態４）
実施の形態２で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１２４】
図３（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図３（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
【０１２５】
図３（Ｂ）及び図３（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図３
（Ｂ）及び図３（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図３（Ｂ）及び図３（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
【０１２６】
また図３（Ｂ）及び図３（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
【０１２７】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図３（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図３（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図３（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１２８】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１２９】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
【０１３０】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態２で一例を示したトランジスタを適用することができる。
【０１３１】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
【０１３２】
半導体装置の一形態について、図４及び図５を用いて説明する。図４及び図５は、図３（
Ｂ）のＭ−Ｎにおける断面図に相当する。
【０１３３】
図４及び図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
【０１３４】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極
と同じ導電膜で形成されている。
【０１３５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図４及び図５では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。
【０１３６】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態２
で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４
０１１は、信頼性が高く、電気的に安定である。よって、図４及び図５で示す本実施の形
態の半導体装置として信頼性の高い半導体装置を提供することができる。
【０１３７】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
【０１３８】
図４に表示素子として液晶素子を用いた液晶表示装置の例を示す。図４において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
【０１３９】
また絶縁層４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサで
あり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球
状のスペーサを用いていても良い。
【０１４０】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【０１４１】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０１４２】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。
【０１４３】
また、実施の形態２で得られる高純度化された酸化物半導体層を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。
【０１４４】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１４５】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１４６】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。特にトランジスタの酸化物半導
体層に光が照射されないようにブラックマトリクスで遮光することは、表示装置の信頼性
を向上させる上で重要である。また、偏光基板及び位相差基板による円偏光を用いてもよ
い。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１４７】
また、バックライトとして複数種の発光色の異なる発光ダイオード（ＬＥＤ）を用いて、
時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィ
ールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カ
ラー表示を行うことができる。
【０１４８】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。
【０１４９】
また、表示装置において、カラー表示する際に画素で制御する色要素としてＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色のカラーフィルタを設ければ、カラー表示も可能であ
る。カラー表示する際に画素で制御する色要素としては、ＲＧＢの三色に限定されない。
例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一
色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なって
いてもよい。ただし、本実施の形態の表示装置はカラー表示の表示装置に限定されるもの
ではなく、モノクロ表示の表示装置に適用することもできる。
【０１５０】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
【０１５１】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質中に複
数分散され、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒
子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。
なお、第１の粒子または第２の粒子は染料を含み、電界が印加されない場合において移動
しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。
【０１５２】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
【０１５３】
上記マイクロカプセルを溶媒中に複数分散させたものが電子インクと呼ばれるものであり
、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。
また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である
。
【０１５４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０１５５】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層間に電位差を生じさせて、その球形粒子の向きを制御することにより、表示を行う
方法である。
【０１５６】
図５に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図５
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
【０１５７】
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有す
る球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１
４で充填されている。第２の電極層４０３１が共通電極（対向電極）に相当する。第２の
電極層４０３１は、共通電位線と電気的に接続される。
【０１５８】
なお、図４及び図５において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
【０１５９】
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
【０１６０】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
【０１６１】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
【０１６２】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１６３】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
【０１６４】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
【０１６５】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導
体などがあげられる。
【０１６６】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１６７】
以上のように実施の形態２で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態２で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
【０１６８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１６９】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
【０１７０】
図６（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態２また
は４で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコン
ピュータとすることができる。
【０１７１】
図６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態２または４で示した半導体装置を適
用することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０１７２】
図６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０
１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３
は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０１７３】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図６（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図６（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態２ま
たは４で示した半導体装置を適用することにより、信頼性の高い電子書籍とすることがで
きる。
【０１７４】
また、図６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。
【０１７５】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０１７６】
図６（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。実施の形態２または４で示した半導体装置を適用するこ
とにより、信頼性の高い携帯電話とすることができる。
【０１７７】
また、表示パネル２８０２はタッチパネルを備えており、図６（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。昇圧回路も実
施の形態２で示した半導体装置を適用することができる。
【０１７８】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
【０１７９】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
【０１８０】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
【０１８１】
図６（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態２または４で示した半導体装置を適用することによ
り、信頼性の高いデジタルビデオカメラとすることができる。
【０１８２】
図６（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態２または４で示した半導体装置を適用することにより、信
頼性の高いテレビジョン装置とすることができる。
【０１８３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
【０１８４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１８５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【符号の説明】
【０１８６】
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁層
１３０ 絶縁層
１４０ トランジスタ
１４２ｃ ソース電極またはドレイン電極
１４２ｄ ソース電極またはドレイン電極
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
１５０ 絶縁層
１５２ 絶縁層
１５４ 電極
１５６ 配線
１６２ トランジスタ
１６４ 容量素子
２００ 基板
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 絶縁膜
４０９ 保護絶縁層
４１０ トランジスタ
５３０ 酸化物半導体膜
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ａ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ｂ ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３５ 絶縁層
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極を形成し、
前記ゲート電極上に、スパッタリング法によりゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層上に、スパッタリング法により絶縁層を形成し、
前記絶縁層は、前記酸化物半導体層に接して形成され、
前記ゲート絶縁層および前記絶縁層は、酸化ガリウムを含み、
前記スパッタリング法は、酸化物ターゲットを用いて行い、
前記スパッタリング法を行う電源としてＤＣ電源を用いることを特徴とする半導体装置の作製方法。
【請求項２】
基板上に、ゲート電極を形成し、
前記ゲート電極上に、スパッタリング法によりゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層上に、ソース電極およびドレイン電極を形成し、
前記酸化物半導体層、前記ソース電極および前記ドレイン電極上に、スパッタリング法により絶縁層を形成し、
前記絶縁層は、前記酸化物半導体層の一部に接して形成され、
前記ゲート絶縁層および前記絶縁層は、酸化ガリウムを含み、
前記スパッタリング法は、酸化物ターゲットを用いて行い、
前記スパッタリング法を行う電源としてＤＣ電源を用いることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記酸化物ターゲットは、ＧａＯｘからなり、Ｘは０．０１以上０．５以下であることを特徴とする半導体装置の作製方法。
【請求項１】
基板上に、ゲート電極を形成し、
前記ゲート電極上に、スパッタリング法によりゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層上に、スパッタリング法により絶縁層を形成し、
前記絶縁層は、前記酸化物半導体層に接して形成され、
前記ゲート絶縁層および前記絶縁層は、酸化ガリウムを含み、
前記スパッタリング法は、酸化物ターゲットを用いて行い、
前記スパッタリング法を行う電源としてＤＣ電源を用いることを特徴とする半導体装置の作製方法。
【請求項２】
基板上に、ゲート電極を形成し、
前記ゲート電極上に、スパッタリング法によりゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記ゲート電極と重なる酸化物半導体層を形成し、
前記酸化物半導体層上に、ソース電極およびドレイン電極を形成し、
前記酸化物半導体層、前記ソース電極および前記ドレイン電極上に、スパッタリング法により絶縁層を形成し、
前記絶縁層は、前記酸化物半導体層の一部に接して形成され、
前記ゲート絶縁層および前記絶縁層は、酸化ガリウムを含み、
前記スパッタリング法は、酸化物ターゲットを用いて行い、
前記スパッタリング法を行う電源としてＤＣ電源を用いることを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記酸化物ターゲットは、ＧａＯｘからなり、Ｘは０．０１以上０．５以下であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−１２７５１（Ｐ２０１３−１２７５１Ａ）
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願番号】特願２０１２−１７５７９３（Ｐ２０１２−１７５７９３）
【出願日】平成２４年８月８日（２０１２．８．８）
【分割の表示】特願２０１１−９０８２０（Ｐ２０１１−９０８２０）の分割
【原出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願日】平成２４年８月８日（２０１２．８．８）
【分割の表示】特願２０１１−９０８２０（Ｐ２０１１−９０８２０）の分割
【原出願日】平成２３年４月１５日（２０１１．４．１５）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]