下記一般式で表される部分構造を持つ化合物を含有することを特徴とする有機半導体材料、それを用いた有機トランジスタ及び電界効果トランジスタ、及び該有機トランジスタまたは該電界効果トランジスタを用いるスイッチング素子。



（式中、Ｂはチアゾール環をもつユニットを表し、Ａ^１，Ａ^２はそれぞれ独立にアルキルを置換基として持つユニットを表し、Ａ^３は二価の連結基を表し、ｎ^ｂは１〜２０の整数を表し、ｎ^１、ｎ^２はそれぞれ独立に０〜２０の整数を表し、ｎ^３は０〜１０の整数を表す。） （もっと読む）

有機物を含有する半導体層（１５）と、少なくとも互いに電気的に非接触である第一電極（１６）、第二電極（１２）及び第三電極（１４）を含む電界効果トランジスタであって、半導体層（１５）の上方に第一電極（１６）が配置され、半導体層（１５）の下方に第二電極（１２）が配置され、半導体層（１５）の側方に第三電極（１４）が配置され、半導体層（１５）は第一電極（１６）、第二電極（１２）及び第三電極（１４）から選ばれるいずれか２つの電極と電気的に接合され、各電極（１２，１４，１６）間には電気的絶縁体層（１３，１７）を介在させ、第一電極（１６）は半導体層（１５）の上方を半導体層（１５）の外周部より外側にはみ出して覆っている。これにより、有機半導体を用いた電界効果トランジスタであっても、空気や水に強く、かつ長寿命な電界効果トランジスタ及びそれを用いた表示装置を提供する。 （もっと読む）

本発明の電界効果トランジスタ（１００）は、基板（１０１）上に形成されたゲート電極（１０２）と、ゲート電極（１０２）上に形成されたゲート絶縁層（１０３）と、ゲート絶縁層（１０３）上に形成されたソース電極（１０６，１０９）およびドレイン電極（１０４）と、ソース電極（１０６，１０９）およびドレイン電極（１０４）に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層（１０８）と、ｎ型半導体層（１０８）上に形成されカーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層（１１０）とを含む。半導体保護層（１１０）形成と同時にＣＮＴの半導体特性転化を行うことで、工程を簡便なものとする。これにより、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。 （もっと読む）

金属絶縁体相転移高速スイッチングトランジスタ及びその製造方法を提供する。金属絶縁体相転移高速スイッチングトランジスタは、シリコン基板上のゲート電極（バックゲート構造）と、電場の変化により絶縁体相から金属相に又はその逆に変化するＶＯ_２の金属絶縁体相転移チャネル層とを備える。この製造方法により、高い電流利得特性を有し、熱的に安定した金属絶縁体相転移スイッチングトランジスタを作製することができる。

（もっと読む）

本発明は、薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法に関し、薄膜トランジスタ表示板は液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで、各画素を独立的に駆動するための回路基板において、画素電極またはゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材を、ＩＺＯ及びＩＴＯの２重層で形成することに対する発明であって、ＩＺＯで形成された下部層とＩＴＯで形成された上部層を有するように形成する。前記のように画素電極またはコンタクト補助部材を二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を良好に確保することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯ二重層で形成することによって、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を確保することができ、ＩＴＯの使用を減らすことによって製造単価を下げることができる。
（もっと読む）

ゲート電極と、ゲート誘電体と、ソースおよびドレイン電極と、半導体層とを含む薄膜トランジスタを提供する工程と、封止材料をアパーチャマスクのパターンを通して前記半導体層の少なくとも一部の上に蒸着する工程とを含む、薄膜トランジスタの封止方法。
（もっと読む）

有機半導体として有用であるアセン−チオフェン化合物が開示されている。有機薄膜トランジスタ中の半導体層として本化合物を用いた時、本化合物は、ペンタセンに匹敵する電荷キャリア移動度および電流オン／オフ比のようなデバイス特性を示す。本発明の少なくとも１種の化合物を含む半導体デバイスならびに薄膜トランジスタまたはトランジスタアレーおよびエレクトロルミネセントランプなどの半導体デバイスを含む物品も記載されている。
（もっと読む）

【課題】 従来の単一のＦｉｎＦＥＴのスペースに２またはそれ以上のＦｉｎＦＥＴを形成すること。
【解決手段】 相補的フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を用いる集積回路構造体のための方法および構造体を開示する。本発明は、第１フィン（１００）を含む第１型ＦｉｎＦＥＴと、第１フィン（１００）に並列に延在する第２フィン（１０２）を含む第２型ＦｉｎＦＥＴを含む。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのソース／ドレイン領域（１３０）の間に配置される絶縁体フィンを含む。第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの間隔が１個のフィンの幅とほぼ等しくなるように、絶縁体フィンは、第１フィン（１００）および第２フィン（１０２）とほぼ同じ寸法の幅にされる。また、本発明は、第１型ＦｉｎＦＥＴおよび第２型ＦｉｎＦＥＴのチャネル領域を覆うように形成された共通ゲート（１０６）を含む。ゲート（１０６）は、第１型ＦｉｎＦＥＴに隣接する第１不純物ドーピング領域と、第２型ＦｉｎＦＥＴに隣接する第２不純物ドーピング領域とを含む。第１不純物ドーピング領域と第２不純物ドーピング領域の差異が、ゲートに、第１型ＦｉｎＦＥＴと第２型ＦｉｎＦＥＴとの差異に関係した異なる仕事関数を与える。第１フィン（１００）および第２フィン（１０２）はほぼ同じ幅である。 （もっと読む）

電子デバイスに使用する有機高分子であって、この高分子は、式（ａ）および（ｂ）の反復単位を含む。式中、高分子内の少なくとも１個の反復単位がＲ⁴を含むことを条件として、各Ｒ¹が、独立してＨ、アリール基、Ｃｌ、Ｂｒ、Ｉ、または架橋可能な基を含む有機基であり、各Ｒ²が、独立してＨ、アリール基、またはＲ⁴であり、各Ｒ³が、独立してＨまたはメチルであり、各Ｒ⁵が、独立してアルキル基、ハロゲン、またはＲ⁴であり、各Ｒ⁴が、独立して、少なくとも１個のＣＮ基を含み、ＣＮ基あたり約３０〜約２００の分子量を有する有機基であり、ｎ＝０〜３である。これらの高分子は、有機薄膜トランジスタなどの電子デバイスに有用である。

（もっと読む）

コンデンサーなどのラミネートに使用するための有機ポリマー。このポリマーは、式：
【化１】


で示される反復単位を含む。上記式中、各Ｒ１は、独立して、Ｈ、アリール基、Ｃｌ、Ｂｒ、Ｉ、または架橋性基を含む有機基であり；各Ｒ２は、独立して、Ｈ、アリール基、またはＲ４であり；各Ｒ３は、独立して、Ｈまたはメチルであり；各Ｒ５は、独立して、アルキル基、ハロゲン、またはＲ４であり；各Ｒ４は、独立して、少なくとも１つのＣＮ基を含みかつＣＮ基１つあたり約３０〜約２００の分子量を有する有機基であり；そしてｎは０〜３に等しく；ただし、ポリマー中の少なくとも１つの反復単位は、Ｒ４を含む。

（もっと読む）

【課題】 電子特性が向上した分子層を有する電子デバイスを提供すること。
【解決手段】 電子デバイスは、ソース領域およびドレイン領域と、ソース領域およびドレイン領域に隣接して配置され、少なくとも１つの共役分子を含む自己組織化単分子層と、自己組織化単分子層に隣接した導電性基板と、を含む。 （もっと読む）

【課題】特殊な技術を要せず、簡単な製造方法でキャリア移動度が高い有機薄膜トランジスタを提供すること。
【解決手段】有機半導体層に重量平均分子量２０００以上のπ共役系ポリマー及び分子量２０００以下のπ共役系オリゴマーを含有することを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】 ＩＰＳ方式の液晶表示装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現する。
【解決手段】 本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用し、ソース領域１１９及びドレイン領域１２０のパターニングとソース配線１２１及び画素電極１２２のパターニングを同じフォトマスクで行うことを特徴とする。 （もっと読む）

【課題】 ソース／ドレイン電極材料に銅を用いた場合の加工時のバリアメタル層のアンダーカットに起因する特性不良を防止し、低抵抗配線が充分に実現できるＴＦＴの構造とその製造方法を提供する。
【解決手段】 本発明のＴＦＴの構造は、ガラス基板２上のゲート電極３と、ゲート絶縁膜４と、ゲート絶縁膜４上にゲート電極３に対向配置された半導体能動層５と、半導体能動層５の両端部上に設けられたオーミックコンタクト層６と、各オーミックコンタクト層６を介して半導体能動層５に電気的に接続されたソース電極７、ドレイン電極８とを有している。そして、ソース電極７およびドレイン電極８が銅で形成され、これらソース電極７、ドレイン電極８の下面のうち、各オーミックコンタクト層６の上面上に位置する領域にのみバリアメタル層９が設けられている。 （もっと読む）

【課題】 銀を利用する低抵抗配線構造を提供する。
【解決手段】
絶縁基板上に、ゲート配線が形成され、ゲート絶縁膜がゲート配線を覆っており、ゲート絶縁膜上に半導体パターン半導体が形成されている。半導体パターン半導体及びゲート絶縁膜の上には、ソース電極及びドレーン電極とデータ線を含むデータ配線が形成されており、データ配線上には、保護膜が形成されている。保護膜上には、接触孔を通じてドレーン電極と連結されている画素電極が形成されている。この時、ゲート配線及びデータ配線は、接着層、Ａｇ層、及び保護層の３重層からなっており、接着層はクロムやクロム合金、チタニウムやチタニウム合金、モリブデンやモリブデン合金、タリウムやタリウム合金のうちのいずれか一つからなり、Ａｇ層は銀や銀合金からなり、保護層はＩＺＯ、モリブデンやモリブデン合金、クロムやクロム合金のうちのいずれか一つからなっている。 （もっと読む）