配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法
【課題】 銀を利用する低抵抗配線構造を提供する。
【解決手段】
絶縁基板上に、ゲート配線が形成され、ゲート絶縁膜がゲート配線を覆っており、ゲート絶縁膜上に半導体パターン半導体が形成されている。半導体パターン半導体及びゲート絶縁膜の上には、ソース電極及びドレーン電極とデータ線を含むデータ配線が形成されており、データ配線上には、保護膜が形成されている。保護膜上には、接触孔を通じてドレーン電極と連結されている画素電極が形成されている。この時、ゲート配線及びデータ配線は、接着層、Ａｇ層、及び保護層の３重層からなっており、接着層はクロムやクロム合金、チタニウムやチタニウム合金、モリブデンやモリブデン合金、タリウムやタリウム合金のうちのいずれか一つからなり、Ａｇ層は銀や銀合金からなり、保護層はＩＺＯ、モリブデンやモリブデン合金、クロムやクロム合金のうちのいずれか一つからなっている。
【解決手段】
絶縁基板上に、ゲート配線が形成され、ゲート絶縁膜がゲート配線を覆っており、ゲート絶縁膜上に半導体パターン半導体が形成されている。半導体パターン半導体及びゲート絶縁膜の上には、ソース電極及びドレーン電極とデータ線を含むデータ配線が形成されており、データ配線上には、保護膜が形成されている。保護膜上には、接触孔を通じてドレーン電極と連結されている画素電極が形成されている。この時、ゲート配線及びデータ配線は、接着層、Ａｇ層、及び保護層の３重層からなっており、接着層はクロムやクロム合金、チタニウムやチタニウム合金、モリブデンやモリブデン合金、タリウムやタリウム合金のうちのいずれか一つからなり、Ａｇ層は銀や銀合金からなり、保護層はＩＺＯ、モリブデンやモリブデン合金、クロムやクロム合金のうちのいずれか一つからなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等で、各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線またはゲート配線と、画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタと、データ配線を覆って絶縁する保護膜などからなる。薄膜トランジスタは、ゲート配線の一部であるゲート電極及びチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレーン電極及びゲート絶縁膜と保護膜などからなっている。薄膜トランジスタは、ゲート配線を通じて伝達される走査信号に応じてデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ基板を使用する代表的装置としては液晶表示装置があるが、液晶表示装置が大型化、高精細化するにつれて、ゲート配線及びデータ配線などの長さが大きく増加し、反対に幅は次第に減少している。これによって配線の抵抗及び各種寄生容量の増加による信号歪曲問題が深刻である。このため、従来の配線材料として一般に用いられるアルミニウム合金に比べて、低い比抵抗を有しながら非晶質シリコン層と良好な接触特性を有する銀（Ag）を利用して配線を形成する方法が注目されている。
【０００４】
しかし、銀はガラス基板やケイ素層などに対して接着力が弱いという問題がある。接着力が弱いと、洗浄などの後続工程によって薄膜が浮いてしまったり、剥がれてしまい、配線が切れる等の不良が頻繁に発生する。また、銀は窒化ケイ素などからなる絶縁膜をエッチングする過程で、乾式エッチング剤によって損傷されやすいという問題も有している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が目的とする技術的課題は、銀を利用する低抵抗配線構造を提供することにある。
【０００６】
本発明の他の技術的課題は、銀を利用した低抵抗配線構造を有する薄膜トランジスタ基板の信頼性を向上することである。
【課題を解決するための手段】
【０００７】
前記のような課題を解決するために、本発明では、接着層、Ａｇ層、及び保護層の３重層で配線を形成する。
【０００８】
具体的には、絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線、ゲート配線を覆っているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体パターン半導体、前記半導体パターン半導体上に、互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結され、前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線、前記ドレーン電極を露出する第１接触孔を有する保護膜、前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極を含み、前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている薄膜トランジスタ基板を提供する。
【０００９】
この時、前記データ配線は、前記ゲート線または前記ゲート線と同一層に形成されている維持電極線と重なって維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含むことができ、前記維持蓄電器用導電体パターン導電体は、前記ドレーン電極と連結されているのが好ましい。また、前記チャンネル部を除いた前記半導体パターン半導体は、前記データ配線と同一な形態に形成することができる。また、前記画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記保護膜によって覆われている赤、緑、青のカラーフィルターをさらに含むことができる。
【００１０】
一方、配線の保護層は、接着層及びＡｇ層の側面まで覆っていることが好ましい薄膜トランジスタ基板。
【００１１】
このような薄膜トランジスタ基板は、絶縁基板上に、ゲート線、前記ゲート線と連結されているゲート電極、及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、ゲート絶縁膜を形成する段階、半導体層を形成する段階、導電物質を積層しパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されていて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、保護膜を形成する段階、前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド、及び前記ドレーン電極を各々露出する接触孔を形成する段階、透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド、及び前記ドレーン画素電極と各々連結される補助ゲートパッド、補助データパッド、及び画素電極を形成する段階を含み、前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなることができる。
【００１２】
この時、前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、前記接着層及びＡｇ層を連続蒸着する段階、前記Ａｇ層及び接着層を一緒に写真エッチングする段階、前記Ａｇ層上に前記保護層を蒸着する段階、前記保護層を写真エッチングする段階からなったり、前記接着層、Ａｇ層、及び保護層を連続蒸着する段階、前記保護層、Ａｇ層、及び接着層を共に写真エッチングする段階からなる。
【００１３】
一方、前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚い厚さの第２部分、前記第１の厚さより薄い厚さの第３部分を有する感光膜パターンを利用する写真エッチング工程によって共に形成し、前記写真エッチング工程で、前記第１部分は前記ソース電極と前記ドレーン電極との間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成することができる。
【発明の効果】
【００１４】
本発明では、配線を、接着層、Ａｇ層、及び保護層の３重層で形成することによって低抵抗配線を実現し、Ａｇの接着力及び耐化学性を補完することによって安定性及び信頼性を確保することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参考にして本発明の実施例による低抵抗配線の構造を適用した薄膜トランジスタ基板及びその製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００１６】
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００１７】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板であり、図２は図１に示した薄膜トランジスタ基板のII-II´線による断面図である。
【００１８】
絶縁基板１０上に、第１ゲート配線層２２１、２４１、２６２２２１、２４１、２６１、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６３の３重層からなっているゲート配線２２、２４、２６が形成されている。第１ゲート配線層２２１、２４１、２６１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２ゲート配線層２２２、２４２、２６２は、銀（Ag）または銀合金からなり、第３ゲート配線層２２３、２４３、２６３は、ＩＺＯ、モリブデン、モリブデン合金などからなる。ここで、第１ゲート配線層２２１、２４１、２６１は、基板１０との接着力を向上するために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２ゲート配線層２２２、２４２、２６２は、配線の本来の機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３ゲート配線層２２３、２４３、２６３は、第２ゲート配線層２２２、２４２、２６２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。
【００１９】
ゲート配線２２、２４、２６は、横方向にのびているゲート線２２、ゲート線２２の端部に連結されて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４、及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００２０】
基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０１０がゲート配線２２、２４、２６を覆っている。
【００２１】
ゲート電極２４の反対側のゲート絶縁膜３０上部には、非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部には、シリサイドまたはn型不純物が高濃度にドーピングされたn+水素化非晶質シリコンなどの物質からなる抵抗性接触層５５、５６が各々形成されている。
【００２２】
抵抗性接触層５５、５６及びゲート絶縁膜３０上には、第１データ配線層６２１、６５１、６６１、６８１、第２データ配線層６２２、６５２、６６２、６８２、及び第３データ配線層６２３、６５３、６６３、６８３の３重層からなるデータ配線６２、６５、６６、６８が形成されている。第１データ配線層６２１、６５１、６６１、６８１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２データ配線層６２２、６５２、６６２、６８２は、銀（Ag）または銀合金からなり、第３データ配線層６２３、６５３、６６３、６８３はＩＺＯ、モリブデン、モリブデン合金などからなる。ここで、第１データ配線層６２１、６５１、６６１、６８１は、抵抗性接触層５５、５６及びゲート絶縁膜３０基板１０との接着力を向上するめに形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２データ配線層６２２、６５２、６６２、６８２は、配線の本来機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３データ配線層６２３、６５３、６６３、６８３は、第２データ配線層６２２、６５２、６６２、６８２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。特に、保護膜７０に接触孔７４、７６、７８を形成する時に使用するエッチング剤やエッチング方法に強い物質で形成する。
【００２３】
データ配線６２、６５、６６、６８は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり抵抗性接触層５４５５の上部までのびているソース電極６５、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離され、ゲート電極２６を中心にしてソース電極６５の反対側に位置する抵抗性接触層５６上部に形成されているドレーン電極６６を含む。
【００２４】
データ配線６２、６５、６６、６８及びこれらによって覆われない半導体層４０上部には、窒化ケイ素（SiNx）、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）方法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）、及びアクリル系有機絶縁膜などからなる保護膜７０が形成されている。ＰＥＣＶＤ方法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、誘電定数が４以下（誘電定数は２から４の間の値を有する）で誘電率が非常に低い。したがって、厚さが薄くても寄生容量の問題が発生しない。他の膜との接着性及びステップカバレッジ（step coverage）が優れている。また、無機質ＣＶＤ膜であるために有機絶縁膜に比べて耐熱性が優れている。同時に、ＰＥＣＶＤ方法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、蒸着速度やエッチング速度が窒化シリコン膜に比べて４〜１０倍速いため、工程時間の面でも非常に有利である。
【００２５】
保護膜７０には、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、パッド２４、６８を露出する接触孔７４、７８は、角のある模様や円形模様に形成することもでき、形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であることが好ましい。
【００２６】
保護膜７０上には、接触孔７６を通じてドレーン電極６６と電気的に連結されて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上には、接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲートパッド８６及び補助データパッド８８は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）からなる。
【００２７】
ここで、画素電極８２は、図１及び図２のように、ゲート線２２と重なって維持蓄電器をなしており、保持容量が不足した場合には、ゲート配線２２、２４、２６と同一層に保持容量用配線を追加することもできる。
【００２８】
また、画素電極８２は、データ線６２とも重畳するように形成して開口率を極大化することができる。このように、開口率を極大化するために、画素電極８２をデータ線６２と重畳して形成しても、保護膜７０の低誘電率ＣＶＤ膜などで形成すれば、これらの間に形成される寄生容量は問題にならない程度に小さく維持することができる。
【００２９】
以下、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図１及び図２、図３a乃至図７bを参照して詳細に説明する。
【００３０】
まず、図３a及び図３bに示すように、基板１０上に、第１ゲート配線層２２１、２４１、２６１、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６２２６３０を積層し写真エッチングして、ゲート線２２、ゲート電極２６、及びゲートパッド２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。ゲート配線２２、２４、２６を形成する方法については、図１８乃至図２０を参照して後に詳述する。
【００３１】
次に、図４a及び図４bに示すように、窒化ケイ素からなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を基板１０に連続積層し、半導体層４０及びドーピングされた非晶質シリコン層５０を写真エッチングして、ゲート電極２４と反対側の上部のゲート絶縁膜３０上に、島状の半導体層４０及び抵抗性接触層５０ドーピングされた非晶質シリコン層５０を形成する。
【００３２】
次に、図５a乃至図５bに示すように、第１データ配線層６２１、６５１、６６１、６８１を積層し、第２データ配線層６２２、６５２、６６２、６８２及び第３データ配線層６２３、６５３、６６３、６８３を積層し写真エッチングして、データ線６２，６５，６６，６８を形成する。データ線６２，６５，６６，６８は、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上部までのびているソース電極６５、データ線６２はの一端に連結されているデータパッド６８及びソース電極６４６５と分離され、ゲート電極２６を中心にしてソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。データ配線を形成する方法についても図１８乃至図２０を参照して後に詳述する。
【００３３】
次に、データ配線６２、６５、６６、６８によって覆われないドーピングされた非晶質シリコン層パターン５０を除去エッチングして、ゲート電極２６を中心にして両側に分離した部分を複数含むする一方抵抗性接触層５５，５６を形成し、抵抗性接触層５５，５６の分離した部分の間の半導体層部分を露出させる。、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層パターン４０を露出させる。次に、露出された半導体層４０の表面を安定化するために酸素プラズマ処理を実施するのが好ましい。
【００３４】
次に、図６a及び図６bのように、窒化シリコン膜、a-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
【００３５】
次に、写真エッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８は、角のある模様や円形模様に形成することもでき、パッド２４、６８を露出する接触孔７４、７８の形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であることが好ましい。
【００３６】
最後に、図１及び図２に示すように、ＩＴＯまたはＩＺＯ膜を蒸着し写真エッチングして、第１接触孔７６を通じてドレーン電極６６と連結される画素電極８２と第２接触孔７４及び第３接触孔７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８を形成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては窒素を使用するのが好ましい。これは、接触孔７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に、金属酸化膜が形成されるのを防止するためである。
【００３７】
以上のように、ゲート配線及びデータ配線を銀またはその合金で形成し、下部及び上部に各々接着性を向上させるための接着層と、後続工程で銀または銀合金層を保護するための保護層を形成することによって、低抵抗配線を実現すると共に配線の信頼性を確保する。
【００３８】
一方、本発明の第１実施例では、ゲート配線及びデータ配線の全てを３重層で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか一つにだけ３重層構造を適用することもできる。
【００３９】
このような方法は、前記のように、５枚のマスクを用いる製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明する。
【００４０】
まず、図７乃至図９を参照して、本発明の実施例による４枚のマスクを用いて完成した液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
【００４１】
図７は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図８及び図９は、各々図７に示した薄膜トランジスタ基板のVIII-VIII´線及びIX-IX´線による断面図である。
【００４２】
まず、絶縁基板１０上に、第１実施例と同様に、第１ゲート配線層２２１、２４１、２６２、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６３の３重層からなっているゲート配線２２、２４、２６が形成されている。第１ゲート配線層２２１、２４１、２６１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２ゲート配線層２２２、２４２、２６２は、銀（Ag）または銀合金からなり、第３ゲート配線層２２３、２４３、２６３は、ＩＺＯ、モリブデン、モリブデン合金などからなっている。ここで、第１ゲート配線層２２１、２４１、２６１は、基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２ゲート配線層２２２、２４２、２６２は、配線の本来の機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３ゲート配線層２２３、２４３、２６３は、第２ゲート配線層２２２、２４２、２６２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。ゲート配線は、ゲート線２２、ゲートパッド２４、及びゲート電極２６を含む。
【００４３】
基板１０上には、ゲート線２２と平行に維持電極線２８が形成されている。維持電極線２８も、第１ゲート配線層２２１，２４１，２６１２８１と第２ゲート配線層２２２，２４２，２６２２８２及び第３ゲート配線層２２３，２４３，２６３２８３の３重層からなる。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６８６４と重なって、画素の電荷保存能力を向上させる維持蓄電器をなしており、後述する画素電極８２とゲート線２２の重畳で発生する保持容量が十分な場合には形成しないこともできる。維持電極線２８には、上部基板の共通電極と同一な電圧が印加されるのが普通である。
【００４４】
ゲート配線２２、２４、２６及び維持電極線２８上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート配線２２、２４、２６及び維持電極線２８を覆っている。
【００４５】
ゲート絶縁膜３０上には、水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン半導体４２、４８が形成されており、半導体パターン半導体４２、４８上には、リン（P）などのn型不純物が高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６、５８が形成されている。
【００４６】
抵抗性接触層パターン５５、５６、５８上には、第１データ配線層６２１、６４１、６５１、６６１、６８１、第２データ配線層６２２、６４２、６５２、６６２、６８２、及び第３データ配線層６２３、６４３、６５３、６６３、６８３の３重層からなっているデータ配線６２、６４、６５、６６、６８が形成されている。第１データ配線層６２１、６４１、６５１、６６１、６８１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２データ配線層６２２、６４２、６５２、６６２、６８２は、銀（Ag）または銀合金からなり、第３データ配線層６２３、６４２、６５３、６６３、６８３は、ＩＺＯ、モリブデン、モリブデン合金などからなっている。ここで、第１データ配線層６２１、６４１、６５１、６６１、６８１は、抵抗性接触層５５、５６とゲート絶縁膜３０基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２データ配線層６２２、６４２、６５２、６６２、６８２は、配線の本来機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３データ配線層６２３、６４３、６５３、６６３、６８３は、第２データ配線層６２２、６４２、６５２、６６２、６８２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。特に、保護膜７０に接触孔７４、７６、７８を形成する時に使用するエッチング剤やエッチング方法に強い物質で形成する。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そして、データ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部６２、６８、６５、６８を含む。また、データ線部６２、６８、６５、６８と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６及び維持電極線２８上に位置している維持蓄電器用導電体パターン導電体６４も含む。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン導電体６４も形成しない。
【００４７】
接触層抵抗性接触層パターン５５、５６、５８は、その下部の半導体パターン半導体４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一で、ドレーン電極用中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン導電体６４と同一である。
【００４８】
一方、半導体パターン半導体４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な形態を有する。具体的には、維持蓄電器用半導体パターン半導体４８と維持蓄電器用導電体パターン導電体６４及び維持蓄電器用接触層抵抗性接触層パターン５８は同一な形態であるが、薄膜トランジスタ用半導体パターン半導体４２はデータ配線及び接触層抵抗性接触層パターンのその他の部分と若干異なる。つまり、薄膜トランジスタのチャンネル部（C）で、データ線部６２、６８、６５、特に、ソース電極６５とドレーン電極６６が分離されており、データ線部中間層５５とドレーン電極用接触層抵抗性接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン半導体４２は、ここで切れず連結されて薄膜トランジスタのチャンネルを生成する。
【００４９】
データ配線６２、６４、６５、６６、６８上には、窒化ケイ素やＰＥＣＶＤ（plasma enhanced chemical vapor deposition）方法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）または有機絶縁膜からなる保護膜７０が形成されている。保護膜７０は、ドレーン電極６６、データパッド６８６４、及び維持蓄電器用導電体パターン導電体６４６８を露出する接触孔７６、７８、７２を有し、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。
【００５０】
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた、隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結され、導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらは、パッド２４、６８と外部回路装置との接着性を補完してパッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【００５１】
以下、図７乃至図９の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを利用して製造する方法について、図８乃至図９１０、図１０a乃至図１７cを参照して詳細に説明する。
【００５２】
まず、図１０a乃至１０cに示すように、第１実施例と同様に、第１ゲート配線層２２１、２４１、２６１、２８１、第２ゲート配線層２２２、２４２、２６２、２８２、及び第３ゲート配線層２２３、２４３、２６３、２８３を積層した後に写真エッチングして、ゲート線２２、ゲートパッド２４、ゲート電極２６を含むゲート配線と第１実施形態と同様に逆方向に伸びる維持電極線２８を形成する。
【００５３】
次に、図１１a及び１１bに示すように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さに基板１０に連続蒸着する。次いで、データ配線を形成するための第１導電膜６０１、第２導電膜６０２、及び第３導電膜６０３をスパッタリングなどの方法で基板１０に蒸着して導電体層６０を形成した後、その上に、感光膜１１０を１μm乃至２μmの厚さで塗布する。
【００５４】
その後、マスクを通じて感光膜１１０に光を照射した後、現像して、図１２b及び１２cに示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち、薄膜トランジスタのチャンネル部（C）、つまり、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４はデータ配線部（A）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程における工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
【００５５】
このように、位置によって感光膜の厚さを異ならせる方法には様々な方法があり、ＣA領域の光透過量を調節するために、主にスリット（slit）や格子形態のパターンを形成したり、半透明膜を使用する。
【００５６】
この時、スリット間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり、異なる厚さの薄膜を利用することができる。
【００５７】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子が不完全分解状態となり、遮光膜で覆われた部分では高分子がほとんど分解されない。次いで、感光膜を現像すれば、分子が分解されない高分子部分だけが残り、照射光が少ない中央部分には光が全く照射されない部分より厚さの薄い感光膜を残すことができる。この時、露光時間を長くすると、全ての分子が分解されてしまうため、そうならないように注意が必要である。
【００５８】
このような厚さの薄い感光膜１１２，１１４の第１部分は、リフローが可能な物質からなる感光膜を利用して、光が完全に透過することができる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。
【００５９】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを進める。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には半導体層だけが残る必要があり、その他の部分（B）には、前記三つの層６０、５０、４０が全て除去されて、ゲート絶縁膜３０が露出されなければならない。 まず、図１３a及び１３bに示すように、その他の部分（B）の露出されている導電体層６０を除去し、その下部の中間層５０を露出させる。この過程では、乾式エッチングまたは湿式エッチング方法を全て使用することができる。この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいため、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて下部の導電体層６０が露出することがないように注意が必要である。
【００６０】
このようにすれば、図１３a及び図１３bに示すように、チャンネル部（C）及びデータ配線部（BＡ）の導電体層、つまり、ソース/ドレーン用導電体パターン導電体６７及び維持蓄電器用導電体パターン導電体６４６８だけが残り、その他の部分（B）の導電体層６０は全て除去されて、その下部の中間層５０が露出される。この時残った導電体パターン導電体６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８の形態と同じである。また、乾式エッチングを使用した場合に、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
【００６１】
次に、図１４a及び１４bに示すように、その他の部分（B）の露出された中間層５０及びその下部の半導体層４０を感光膜１１２，１１４の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層及び中間層はエッチング選択性がほとんどない）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行う必要がある。特に、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同一な条件でエッチングするのが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を用いれば、ほとんど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同じであるか、それより小さくなければならない。
【００６２】
このようにすれば、図１４a及び１４bに示すように、チャンネル部（C）の第１部分１１４が除去されて、ソース/ドレーン用導電体パターン導電体６７が露出され、その他の部分（B）の中間層５０及び半導体層４０が除去されて、その下部のゲート絶縁膜３０が露出する。一方、データ配線部（A）の第２部分１１２もエッチングされるので厚さが薄くなる。なお、この段階で半導体パターン半導体４２、４８が完成される。図面符号５７及び５８は、各々ソース/ドレーン用導電体パターン導電体６７下部の中間層パターンソース／ドメイン用抵抗性接触層及び維持蓄電器用導電体パターン導電体６４下部の維持容量用抵抗性接触層中間層パターンを指す。
【００６３】
次に、アッシング（ashing）を通じてチャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びソース／ドメイン用抵抗性接触層５７の表面に残っている感光膜残留物を除去する。
【００６４】
次に、図１５a及び１５bに示すように、チャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びその下部のソース/ドレーン用抵抗性接触層中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース/ドレーン用導電体パターン導電体６７及び中間層パターン抵抗性接触層５７の全てに対して乾式エッチングだけで進めることもでき、ソース/ドレーン用導電体パターン導電体６７に対しては湿式エッチングで、抵抗性接触層中間層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合、ソース/ドレーン用導電体パターン導電体６７及び中間層パターン５７のエッチング選択比の大きい条件下でエッチングを行うことが好ましい。これは、エッチング選択比が大きくない場合、エッチング終了点を見つけることが難しく、チャンネル部（C）に残る半導体パターン半導体４２の厚さの調節が容易ではないためである。湿式エッチング及び乾式エッチングを入れ替えて行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン導電体６７の側面はエッチングされるが、乾式エッチングされる抵抗性接触層中間層パターン５７はほとんどエッチングされないため、階段形態に形成される。抵抗性接触層中間層パターン５７及び半導体パターン半導体４２をエッチングする時に使用するエッチング気体の例としては、CF4とHClの混合気体やCF4とO2の混合気体があり、CF4とO2を用いると均一な厚さの半導体パターン半導体４２を残すことができる。この時、図１５bに示すように、半導体パターン半導体４２の一部が除去されて厚さが薄くなることもあり、感光膜パターン１１２，１１４の第２部分１１２もこの時ある程度の厚さがエッチングされる。この時のエッチングは、ゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされて、その下部のデータ配線６２、６４、６５、６６、６８が露出することがないように、感光膜パターン１１２，１１４が厚いのが好ましい。
【００６５】
このようにすれば、ソース電極６５とドレーン電極６６が分離されながら、データ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８が完成される。
【００６６】
最後に、データ配線部（A）に残っている感光膜１１２，１１４の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン導電体６７を除去した後にその下のソース／ドレイン用抵抗性接触層中間層パターン５７を除去する前に行われることもできる。
【００６７】
前記のように、湿式エッチング及び乾式エッチングを入れ替えて実施したり、乾式エッチングだけを使用することができる。後者の場合には、一種類のエッチングだけを使用するため、工程が比較的に簡便であるが、適当なエッチング条件を見つけるのが難しい。反面、前者の場合には、エッチング条件の検索は比較的簡単であるが、工程が後者に比べて面倒な点がある。
【００６８】
次に、図１６a及び図１６bに示すように、窒化ケイ素やa-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
【００６９】
次に、図１７a乃至図１７cに示すように、保護膜７０をゲート絶縁膜３０と共に写真エッチングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７６、７４、７８、７２を形成する。この時、パッド２４、６８を露出する接触孔７４、７８の面積は、２mm×６０μmを超えず、０．５mm×１５μm以上であるのが好ましい。
【００７０】
最後に、図８乃至図１０に示すように、４００Å乃至５００Åの厚さのＩＴＯ層またはＩＺＯ層を蒸着し写真エッチングして、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８６、及びデータパッド６８と連結された補助データパッド８８を形成する。
【００７１】
一方、ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては、窒素を用いるのが好ましい。これは、接触孔７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に、金属酸化膜が形成されるのを防止するためである。
【００７２】
このように、本発明の第２実施例では、第１実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８及び半導体パターン半導体４２、４８を一つのマスクを利用して形成し、この過程で、ソース電極６５とドレーン電極６６を分離することによって、製造工程を単純化することができる。
【００７３】
一方、本発明の第２実施例においても、ゲート配線及びデータ配線の全てを３重層で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか一つにだけ３重層構造を適用することができる。
【００７４】
図１８aは、本発明の実施例による薄膜トランジスタ基板に適用した配線構造の一例をより具体的に示した断面図である。
【００７５】
ガラス基板またはケイ素系列の膜の底層１００上に、接着層１、Ａｇ層２及び保護層３が順に形成されている。ここで、接着層１は第１ゲート配線層及び第１データ配線層に当該し、Ａｇ層２は第２ゲート配線層及び第２データ配線層に該当し、保護層３は第３ゲート配線層及び第３データ配線層に当該する。接着層１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金などの物理化学的特性、特に、底層１００との接着性が優れた物質からなっている。Ａｇ層２は、低い比抵抗の銀（Ag）または銀合金からなる。保護層３は、ＩＺＯ、モリブデン、モリブデン合金などの化学的安定性が高い物質で形成し、後続工程において下部に位置するＡｇ層２を保護する。ここで、接着層１は、基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。保護層３は１００Å以下に形成するのが好ましい。
【００７６】
このような構造の配線を形成するには２種類の方法がある。
【００７７】
第１の方法は、接着層１、Ａｇ層２、及び保護層３を連続して蒸着し、その上に感光膜パターンを形成した後、酢酸、リン酸、硝酸の混合物からなるエッチング剤を使用して、三つの層１、２、３を同時にエッチングする方法である。
【００７８】
第２の方法は、Ａｇ専用のエッチング剤を使用して、保護層３とＡｇ層２を共にエッチングし、接着層１は底層１００と共にエッチングする方法である。この方法は、データ配線を形成する時に用いることができる。この時、保護層３をＩＺＯで形成し、その厚さを１００Å以下にし、接着層１はＭｏＷで形成するのが好ましい。底層１００は、n+非晶質シリコン層、つまり、抵抗性接触層となる。ＭｏＷは、乾式エッチングが可能であるため、n+非晶質シリコン層をエッチングする段階でＭｏＷ層をまずエッチングし、その後n+非晶質シリコン層をエッチングすればよい。この時、使用するエッチング気体としては、SF6+O2またはCF4+O2などがある。
【００７９】
前記２種類の方法では、３重層構造の配線を形成するために別途の追加工程を必要としない。
【００８０】
図１８bは、本発明の実施例による薄膜トランジスタ基板に適用された配線構造の他の例をより具体的に示した断面図である。
【００８１】
図１８bに示した配線構造は、保護層３が接着層１及びＡｇ層２をその側面まで覆っている構造である。したがって、図１８aの構造に比べてより安定した配線構造といえる。しかし、接着層１及びＡｇ層２を写真エッチングした後に保護層３を積層し写真エッチングしなければならないため、写真エッチング工程が１回追加される。
【００８２】
図１９は、ＭｏＷ/Ａｇ二重膜構造の熱処理による比抵抗値の変化を示したグラフである。つまり、接着層としてＭｏＷを使用した場合の比抵抗値を測定したものである。
【００８３】
ＭｏＷ及び純粋Ａｇの二重膜構造において、蒸着する当時の比抵抗は、ＭｏＷが２００Å、５００Åの場合、各々２．６４muOMEGA-cm、２．６７muOMEGA-cmで、純粋Ａｇの単一膜の比抵抗と然程差異がなく、下部膜の厚さが２００Åから５００Åに増加されても、比抵抗には大きく影響を与えない結果となった。また、熱処理固定によって２．０２muOMEGA-cmまで比抵抗が減少する結果となった。したがって、下部に５００Å以下の接着層を適用しても配線の比抵抗が増加しないことが分かる。
【００８４】
図２０は、ＭｏＷ下部膜の厚さの変化及び熱処理温度によるスクラッチテスト結果の写真である。
【００８５】
下部接着層であるＭｏＷの厚さが２００Åから５００Åに増加されることによって接着力が大きく向上することが分かる。しかし、熱処理による接着力の増加はなかった。ＭｏＷの厚さが２００Åである場合にも、純粋Ａｇの層だけの場合（図２０の一番下の写真）に比べて相当接着力が向上したことが確認できた。
【００８６】
以下、このような配線構造を利用する薄膜トランジスタ基板の他の実施例を説明する。
【００８７】
まず、図２１乃至図２２を参照して、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００８８】
図２１は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２２は、図２１に示した薄膜トランジスタ基板のXXII-XXII´線による断面図である。
【００８９】
まず、絶縁基板１０上に、接着層、Ａｇ層、及び保護層の３重層からなるゲート配線２２，２４，２６が形成されている。ゲート配線２２，２４，２６は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４、及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。ゲート線２２の突出部は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６４と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【００９０】
ゲート配線２２、２４、２６及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート電極２４はゲート絶縁膜３０で覆われている。
【００９１】
ゲート絶縁膜パターン３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン半導体４０が形成されており、半導体パターン半導体４０上には、リン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層５５、５６が形成されている。
【００９２】
抵抗性接触層５５、５６上には、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線の一部である薄膜トランジスタのソース電極６５とドレーン電極６６が各々形成されている。データ配線は、縦方向に形成され、ソース電極６５と連結されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、及びゲート線２２の突出部と重なっている維持蓄電器用導電体パターン導電体６４も含む。
【００９３】
抵抗性接触層５５、５６は、その下部の半導体パターン半導体４０とその上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割をする。
【００９４】
図示されていないが、データ配線６２、６４、６５、６６、６８とデータ配線によって覆われない半導体パターン半導体４０上部には、酸化ケイ素または窒化ケイ素などの絶縁物質からなる層間絶縁膜が形成されることができる。
【００９５】
ゲート絶縁膜３０上部の画素領域には、ドレーン電極６５及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）を有する赤、緑、青のカラーフィルター（R、G、B）が縦方向に形成されている。ここで、赤、緑、青のカラーフィルター（R、G、B）の境界はデータ線６２上部で一致して示されているが、データ線６２上部で互いに重なって画素領域の間で漏れる光を遮断する機能を有することもでき、ゲート及びデータパッド２４、６８が形成されているパッド部には形成されていない。
【００９６】
青、緑、青のカラーフィルター８１、８２、８３の上部には、平坦化特性が優れて低誘電率のアクリル系の有機絶縁物質、またはSiOC、またはSiOFなどのように、化学気相蒸着で形成されて、４．０以下の低誘電率を有する低誘電率絶縁物質からなる保護膜７０が形成されている。このような保護膜７０９０は、ゲート絶縁膜３０と共にゲートパッド２４、データパッド６８、ドレーン電極６６、及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７４、７８、７６、７２を有している。この時、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に位置し、前述したように、カラーフィルター（R、G、B）の下部に層間絶縁膜が追加された場合には、層間絶縁膜と同一なパターンを有する。
【００９７】
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２は、ゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結されて、導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【００９８】
以下、本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について、図２１及び図２２、図２３a乃至２７bを参照して詳細に説明する。
【００９９】
まず、図２３a乃至図２３bに示すように、３重の導電体層をスパッタリングなどの方法で基板１０に積層し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上にゲート線２２、ゲートパッド２４、及びゲート電極２６を含むゲート配線２２，２４，２６を形成する。
【０１００】
次に、図２４a及び図２４bに示すように、ゲート絶縁膜３０、水素化非晶質シリコンなどの半導体とリン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンを化学気相蒸着法を利用して各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで連続蒸着し、マスクを利用した写真エッチング工程でパターニングし、非晶質シリコン層及びドーピングされた非晶質シリコン半導体層を順にパターニングして半導体パターン半導体４０と抵抗性接触層５０を形成する。
【０１０１】
次に、図２５a及び図２５bのように、基板１０に３重の導電体層をスパッタリングなどの方法で蒸着した後、マスクを利用した写真エッチング工程でパターニングして、データ線６２、ソース電極６５、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を含むデータ配線を形成する。次に、ソース電極６５及びドレーン電極６６によって覆われない抵抗性接触層５０を除去エッチングし、ソース電極６５とドレーン電極６６との間の半導体層４０を露出して、抵抗性接触層５５、５６５０を二つの部分に分離する。この時、前記のように、抵抗性接触層５０はデータ配線の接着層と共にエッチングすることもできる。
【０１０２】
引続き、窒化ケイ素または酸化ケイ素を積層して、層間絶縁膜（図示せず）を形成することができる。
【０１０３】
次に、データ配線６２、６４、６５、６６、６８及び層間絶縁膜（図示せず）を形成した後、図２６a乃至図２６bに示すように、赤、緑、青の顔料を含む感光性有機物質を各々順に塗布し、写真工程によって赤、緑、青のカラーフィルター（R、G、B）を順に形成する。前記写真工程において、赤、緑、青のカラーフィルター（R、G、B）を形成する時に、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）も共に形成する。それは、後の保護膜７０にドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔を形成する時にプロファイルを良好に形成するためである。
【０１０４】
次に、図２７a及び図２７bのように、基板１０に低誘電率を有して平坦化が優れた有機絶縁物質を塗布したり、または４．０以下の低誘電率を有するSiOF、SiOCなどのような低誘電率絶縁物質を化学気相蒸着で積層して保護膜７０を形成し、マスクを利用した写真エッチング工程でゲート絶縁膜３０と共にパターニングして、接触孔７２、７４、７６、７８を形成する。この時、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７４は、カラーフィルター（R、G、B）に形成されている開口部（C１、C２）の内側に形成する。このように、本発明では、カラーフィルター（R、G、B）に予め開口部（C１、C２）を形成した後、保護膜７０をパターニングしてドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７４を形成することによって、接触孔７６、７４のプロファイルを良好に形成することができる。
【０１０５】
最後に、図２１乃至図２３に示すように、４００Å乃至５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを用いた写真エッチング工程でエッチングして、画素電極８２、補助ゲートパッド８４、及び補助データパッド８８を形成する。
【０１０６】
このような方法は、前記したように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法にも同様に適用することができる。これについて図面を参照して詳細に説明する。
【０１０７】
まず、図２８乃至図３０を参照して、本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
【０１０８】
図２８は本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２９及び図３０は各々図２８に示した薄膜トランジスタ基板のXXIX-XXIX´線及びXXX-XXX´線による断面図である。
【０１０９】
まず、絶縁基板１０上に、接着層、Ａｇ層、及び保護層の３重層からなるゲート配線２２，２４，２６が形成されている。ゲート配線２２，２４，２６は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端部に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４、及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。また、ゲート配線は、ゲート線２２と平行に形成されており、上板の共通電極に入力される共通電極電圧などの電圧を印加を外部から受ける維持電極線２８を含む。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６４と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【０１１０】
ゲート配線２２、２４、２６、２８及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されている。
【０１１１】
ゲート絶縁膜３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン半導体４２、４８が形成されており、半導体パターン半導体４２、４８上には、リン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン５５、５６、５８が形成されている。
【０１１２】
接触層抵抗性接触層パターン５５、５６、５８上には、ゲート配線と同様に、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線６２，６４，６５，６６及び維持蓄電器用導電体パターン導電体が形成されている。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含む。また、データ線部６２、６４、６５と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６を含む。また、維持蓄電器用導電体６４は、データ配線は、ドレーン電極６６と連結され、維持電極線２８と重なっている維持蓄電器を構成する維持蓄電器用導電体パターン６４を含む。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン導電体６４も形成しない。
【０１１３】
接触層抵抗性接触層パターン５２、５５、５６は、その下部の半導体パターン半導体４２、４８と、その上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン抵抗性接触層５５はデータ線部６２、６８、６５と同一で、ドレーン電極用抵抗性接触層中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用抵抗性接触層中間層パターン５８は維持蓄電器用導電体パターン導電体６４と同一である。
【０１１４】
一方、半導体パターン半導体４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び接触層抵抗性接触層パターン５５、５６、５８と同じ形態を有する。つまり、薄膜トランジスタのチャンネル部（C）において、データ線部６２、６８、６５、特にソース電極６５とドレーン電極６６が分離されており、データ線部抵抗性接触層中間層５５とドレーン電極用接触層抵抗性接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン半導体４２はここで切れず連結されて薄膜トランジスタのチャンネルを形成する。
【０１１５】
データ配線６２、６４、６５、６６、６８及びこれらによって覆われないゲート絶縁膜３０上には赤、緑、青のカラーフィルター（R、G、B）が形成されており、このようなカラーフィルター（R、G、B）は第１実施例と同様に、ドレーン電極６５６６及び維持蓄電器用導電体パターン導電体６４６８を露出する開口部（C１、C２）を有する。
【０１１６】
赤、緑、青のカラーフィルター（R、G、B）は、平坦化された感光性有機絶縁膜または低誘電率絶縁物質からなる保護膜７０によって覆われており、保護膜７０には、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７２、７６、７８を有し、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時にも第１実施例と同様に、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成される。
【０１１７】
保護膜７０８０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結されて導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【０１１８】
以下、本発明の実施例による液晶表示装置用基板の製造方法について、図２８乃至図３０、図３１a乃至図３８cを参照して詳細に説明する。
【０１１９】
まず、図３１a乃至図３１cに示すように、金属などの導電体層をスパッタリングなどの方法で１，０００Å乃至３，０００Åの厚さで蒸着し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上に、ゲート電極２６を有するゲート線２２、ゲートパッド２４、及び維持電極線２８を含むゲート配線２２，２４，２６を形成する。
【０１２０】
次に、図３２a及び図３２bに示すように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して、各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで基板１０に連続蒸着する。次いで、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線用導電層６０をスパッタリングなどの方法で１，５００Å乃至３，０００Åの厚さで蒸着した後、その上に感光膜１１０を１μm乃至２μmの厚さで塗布する。
【０１２１】
その後、第２マスクを通じて感光膜１１０に光を照射した後、現像して、図３３b及び図３３cに示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち、薄膜トランジスタのチャンネル部（C）、つまり、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（A）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程の工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
【０１２２】
このように、位置によって感光膜の厚さを異ならせるには様々な方法があり、ＣA領域の光透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり、半透明膜を使用する。
【０１２３】
この時、スリット間に位置したパターンの線幅やパターン間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり、異なる厚さの薄膜を利用することができる。
【０１２４】
このようなマスクを通じて感光膜１１０に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は不完全分解状態となり、遮光膜によって覆われない部分では高分子がほとんど分解されない。次に、感光膜を現像すれば、分子が分解されない高分子部分だけが残り、照射光が少ない中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると、全ての分子が分解されてしまうので、そうならないように注意が必要である。
【０１２５】
このような薄い厚さの感光膜１１４は、リフローが可能な物質からなる感光膜１１０を利用して、光が完全に透過することができる部分と光が完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜１１０が残留しない部分に感光膜１１０の一部が流れるようにすることによって形成することもできる。
【０１２６】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを進める。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には半導体層だけが残る必要があり、その他の部分（B）には、前記三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【０１２７】
まず、図３４a及び図３４bに示すように、その他の部分（B）の露出されている導電体層６０を除去し、その下部の中間層５０を露出する。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができる。この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて下部の導電体層６０が露出されることがないように注意する。
【０１２８】
このようにすれば、図３４a及び図３４bに示すように、チャンネル部（C）及びデータ配線部（ＣB）の導電体層、つまり、ソース/ドレーン用導電体パターン導電体６７と維持蓄電器用導電体パターン導電体６４だけが残り、その他の部分（B）の導電体層６０は全て除去されてその下部の中間層５０が露出される。この時残ったソース／ドレイン用導電体パターン導電体６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８と同じ形態である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
【０１２９】
次に、図３５a及び図３５bに示すように、その他の部分（B）の露出された中間層５０及びその下部の半導体層４０を、感光膜１１２，１１４の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０、半導体層４０（半導体層及び中間層はエッチング選択性がほとんどない）が順にエッチングされ、露出されたゲート絶縁膜３０はエッチングされない条件下で行う必要がある。この時、感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるか、それより小さくなければならない。
【０１３０】
このようにして図３５a及び図３５bに示すように、チャンネル部（C）の第１部分１１４が除去されてソース/ドレーン用導電体パターン導電体６７が露出され、その他の部分（B）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（A）の第２部分１１２もエッチングされて厚さが薄くなる。またこの段階で、半導体パターン半導体４２、４８が完成する。図面符号５７、５８は、各々ソース/ドレーン用導電体パターン導電体６７下部の中間層パターンソース／ドレイン用抵抗性接触層及び維持蓄電器用導電体パターン導電体６４下部の中間層パターン維持蓄電器用抵抗性接触層を指す。
【０１３１】
次に、アッシングを通じてチャンネル部（C）のソース/ドレーン用導電体パターン導電体６７表面に残っている感光膜残留物を除去する。
【０１３２】
次に、図３６a及び図３６bに示すように、チャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びその下部のソース/ドレーン用抵抗性接触層中間層パターン５７をエッチングして除去する。
【０１３３】
このようにすれば、ソース電極６５とドレーン電極６６が分離されながら、データ配線６２、６４、６５、６６、６８及びその下部の接触層抵抗性接触層パターン５５、５６、５８が完成する。
【０１３４】
最後に、データ配線部（A）に残っている感光膜１１２，１１４の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン導電体６７を除去した後、その下のソース／ドレイン用抵抗性接触層中間層パターン５７を除去する前に行うこともできる。
【０１３５】
前記のように、湿式エッチングと乾式エッチングを入れ替えて実施したり、乾式エッチングだけを使用することができる。後者の場合には、一種類のエッチングだけを使用するため工程が比較的に簡便であるが、適当なエッチング条件を見つけることが難しい。反面、前者の場合には、エッチング条件を見つけることは比較的に簡単であるが、工程が後者に比べて面倒な点がある。
【０１３６】
このようにして、データ配線６２、６４、６５、６６、６８、抵抗接触層抵抗性接触層パターン５５、５６、５８、及び半導体パターン半導体４２、４８を完成した後、図３７a乃至図３７cに示すように、赤、緑、青の顔料を含む感光性有機物質を塗布し、露光及び現象工程を通じた写真工程でパターニングして、赤、緑、青のカラーフィルター（R、G、B）を順に形成する同時に、赤、緑、青のカラーフィルター（R、G、B）にドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）も共に形成する。
【０１３７】
この時、薄膜トランジスタのチャンネル部（C）の上部に、赤または緑のカラーフィルターからなる光遮断層を形成することができる。これは、薄膜トランジスタのチャンネル部（C）に入射する短波長の可視光線をより完全に遮断したり、吸収するためのものある。
【０１３８】
次に、基板１０の上部に赤、緑、青のカラーフィルター（R、G、B）を覆う保護膜７０をアクリル系の有機物質で塗布したり、４．０以下の低誘電率絶縁物質を化学気相蒸着で積層し、マスクを利用した写真エッチング工程で保護膜７０をゲート絶縁膜３０と共にパターニングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７４、７８、７６を形成する。この時、第３実施例と同様に、データパッド６８及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７６は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成して接触孔７２、７６のプロファイルを良好に形成する。このような本発明では、第３１実施例と同様に、カラーフィルター（R、G、B）に開口部（C１、C２）を形成した後に、データパッド６８及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７６を形成することによって、接触孔７２、７６のプロファイルを良好に形成することができるので、接触孔７２、７６のプロファイルを良好に形成するための別途の工程を追加することがなく、製造工程を単純化することができる。
【０１３９】
最後に、図２８乃至図３０に示すように、４００Å乃至５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを使用して写真エッチング工程でエッチングして、画素電極８２９２、補助ゲートパッド９４８４、及び補助データパッド８８９６を形成する。
【０１４０】
本発明の第４実施例においても、赤、緑、青のカラーフィルター（R、G、B）を形成する前に、薄膜トランジスタのチャンネル部（C）が顔料を含む感光性物質でよって汚染されることを防止するために、窒化ケイ素などからなる絶縁膜を追加に形成することができる。
【０１４１】
このような本発明の第４実施例では、第３実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８及び半導体パターン半導体４２、４８を一つのマスクを利用して形成し、この過程でソース電極６５とドレーン電極６６が分離されて、代ＪＩＳし携帯と同様に製造工程を単純化することができる。
【０１４２】
このような薄膜トランジスタ基板は、この他にも様々な変形された形態及び方法で製造することができる。
【図面の簡単な説明】
【０１４３】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板である。
【図２】図１のII-II線による断面図である。
【図３ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図３ｂ】図３aのIIIb-IIIb´線による断面図である。
【図４ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図４ｂ】図４aのIVb-IVb´線による断面図で、図３bの次の段階を示すものである。
【図５ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図５ｂ】図５aのVb-Vb´線による断面図で、図４bの次の段階を示すものである。
【図６ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図６ｂ】図６aのVIb-VIb´線による断面図で、図５ｂ６の次の段階を示す断面図である。
【図７】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図８】図７のVIII-VIII´線による断面図である。
【図９】図７のIX-IX´線による断面図である。
【図１０ａ】本発明の第２実施例によって製造する第１段階の図７に示す薄膜トランジスタ基板の第１段階の配置図である。
【図１０ｂ】図１０aのXb-Xb´線による断面図である。
【図１０ｃ】図１０aのXc-Xc´線による断面図である。
【図１１ａ】図１０aのXb-Xb´線による断面図で、図１０bの次の段階を示す。
【図１１ｂ】図１０aのXc-Xc´線による断面図で、図１０cの次の段階を示す。
【図１２ａ】図１１a及び図１１bの次の段階の薄膜トランジスタ基板の配置図である。
【図１２ｂ】図１２aのXIIb-XIIb´線による断面図である。
【図１２ｃ】図１２aのXIIc-XIIc´線による断面図である。
【図１３ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１３ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１４ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１４ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１５ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１５ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１６ａ】図１５aの次の段階の薄膜トランジスタ基板の断面図である。
【図１６ｂ】図１５bの次の段階の薄膜トランジスタ基板の断面図である。
【図１７ａ】図１６a及び図１６bの次の段階の薄膜トランジスタ基板の配置図である。
【図１７ｂ】図１７aのXVIIb-XVIIb´線による断面図である。
【図１７ｃ】図１７aのXVIIc-XVIIc´線による断面図である。
【図１８ａ】本発明の実施例による薄膜トランジスタ基板に適用された配線構造の一例をより具体的に示した断面図である。
【図１８ｂ】本発明の実施例による薄膜トランジスタ基板に適用された配線構造の他の例をより具体的に示した断面図である。
【図１９】ＭｏＷ/Ａｇ二重膜構造の熱処理による比抵抗値の変化を示すグラフである。
【図２０】ＭｏＷ下部膜の厚さの変化と熱処理温度による接着力テスト結果の写真である。
【図２１】本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２２】図２１に示した薄膜トランジスタ基板のXXII-XXII´線による断面図である。
【図２３ａ】本発明の第３実施例によって製造する第１段階の薄膜トランジスタ基板の配置図である。
【図２３ｂ】図２３aのXXIIIb-XXIIIb´線による断面図である。
【図２４ａ】本発明の第３実施例によって製造する第２段階の薄膜トランジスタ基板の配置図である。
【図２４ｂ】図２４aのXXIVb-XXIVb´線による断面図である。
【図２５ａ】本発明の第３実施例によって製造する第３段階の薄膜トランジスタ基板の配置図である。
【図２５ｂ】図２５aのXXVb-XXVb´線による断面図である。
【図２６ａ】本発明の第３実施例によって製造する第４段階の薄膜トランジスタ基板の配置図である。
【図２６ｂ】図２６aのXXVIb-XXVIb´線による断面図である。
【図２７ａ】本発明の第３実施例によって製造する第５段階の薄膜トランジスタ基板の配置図である。
【図２７ｂ】図２７aのXXVIIb-XXVIIb´線による断面図である。
【図２８】本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２９】図２８に示した薄膜トランジスタ基板のXXVIIXI-XXIXXXVIII´線による断面図である。
【図３０】図２８に示した薄膜トランジスタ基板のXXX-XXX´線による断面図である。
【図３１ａ】本発明の実施例によって製造する第１段階の薄膜トランジスタ基板の配置図である。
【図３１ｂ】図３１aのXXXIb-XXXIb´線による断面図である。
【図３１ｃ】図３１aのXXXIc-XXXIc´線による断面図である。
【図３２ａ】図３１aのXXXIb-XXXIb´線による断面図で、図３１ａの次の段階の断面図である。
【図３２ｂ】図３１aのXXXIc-XXXIc´線による断面図で、図３１ａの次の段階の断面図である。
【図３３ａ】図３２a及び図３２bの次の段階の薄膜トランジスタ基板の配置図である。
【図３３ｂ】図３３aのXXXIIIb-XXXIIIb´線による断面図である。
【図３３ｃ】図３３aのXXXIIIc-XXXIIIc´線による断面図である。
【図３４ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３４ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３５ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３５ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３６ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３６ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３７ａ】図３６a及び図３６bの次の段階の薄膜トランジスタ基板の配置図である。
【図３７ｂ】図３７aのXXXVIIb-XXXVIIb´線による断面図である。
【図３７ｃ】図３７aのXXXVIIc-XXXVIIc´線による断面図である。
【図３８ａ】図３７a乃至図３７cの次の段階の薄膜トランジスタ基板の配置図である。
【図３８ｂ】図３８aのXXXVIIIb-XXXVIIIb´線による断面図である。
【図３８ｃ】図３８aのXXXVIIIc-XXXVIIIc´線による断面図である。
【技術分野】
【０００１】
本発明は、配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等で、各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ基板は、走査信号を伝達する走査信号配線またはゲート配線と、画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線及びデータ配線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート配線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタと、データ配線を覆って絶縁する保護膜などからなる。薄膜トランジスタは、ゲート配線の一部であるゲート電極及びチャンネルを形成する半導体層、データ配線の一部であるソース電極とドレーン電極及びゲート絶縁膜と保護膜などからなっている。薄膜トランジスタは、ゲート配線を通じて伝達される走査信号に応じてデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ基板を使用する代表的装置としては液晶表示装置があるが、液晶表示装置が大型化、高精細化するにつれて、ゲート配線及びデータ配線などの長さが大きく増加し、反対に幅は次第に減少している。これによって配線の抵抗及び各種寄生容量の増加による信号歪曲問題が深刻である。このため、従来の配線材料として一般に用いられるアルミニウム合金に比べて、低い比抵抗を有しながら非晶質シリコン層と良好な接触特性を有する銀（Ag）を利用して配線を形成する方法が注目されている。
【０００４】
しかし、銀はガラス基板やケイ素層などに対して接着力が弱いという問題がある。接着力が弱いと、洗浄などの後続工程によって薄膜が浮いてしまったり、剥がれてしまい、配線が切れる等の不良が頻繁に発生する。また、銀は窒化ケイ素などからなる絶縁膜をエッチングする過程で、乾式エッチング剤によって損傷されやすいという問題も有している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が目的とする技術的課題は、銀を利用する低抵抗配線構造を提供することにある。
【０００６】
本発明の他の技術的課題は、銀を利用した低抵抗配線構造を有する薄膜トランジスタ基板の信頼性を向上することである。
【課題を解決するための手段】
【０００７】
前記のような課題を解決するために、本発明では、接着層、Ａｇ層、及び保護層の３重層で配線を形成する。
【０００８】
具体的には、絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線、ゲート配線を覆っているゲート絶縁膜、前記ゲート絶縁膜上に形成されている半導体パターン半導体、前記半導体パターン半導体上に、互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結され、前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線、前記ドレーン電極を露出する第１接触孔を有する保護膜、前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極を含み、前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている薄膜トランジスタ基板を提供する。
【０００９】
この時、前記データ配線は、前記ゲート線または前記ゲート線と同一層に形成されている維持電極線と重なって維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含むことができ、前記維持蓄電器用導電体パターン導電体は、前記ドレーン電極と連結されているのが好ましい。また、前記チャンネル部を除いた前記半導体パターン半導体は、前記データ配線と同一な形態に形成することができる。また、前記画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記保護膜によって覆われている赤、緑、青のカラーフィルターをさらに含むことができる。
【００１０】
一方、配線の保護層は、接着層及びＡｇ層の側面まで覆っていることが好ましい薄膜トランジスタ基板。
【００１１】
このような薄膜トランジスタ基板は、絶縁基板上に、ゲート線、前記ゲート線と連結されているゲート電極、及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階、ゲート絶縁膜を形成する段階、半導体層を形成する段階、導電物質を積層しパターニングして前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されていて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階、保護膜を形成する段階、前記ゲート絶縁膜と共に前記保護膜をパターニングして前記ゲートパッド、前記データパッド、及び前記ドレーン電極を各々露出する接触孔を形成する段階、透明導電膜を積層しパターニングして前記接触孔を通じて前記ゲートパッド、前記データパッド、及び前記ドレーン画素電極と各々連結される補助ゲートパッド、補助データパッド、及び画素電極を形成する段階を含み、前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなることができる。
【００１２】
この時、前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、前記接着層及びＡｇ層を連続蒸着する段階、前記Ａｇ層及び接着層を一緒に写真エッチングする段階、前記Ａｇ層上に前記保護層を蒸着する段階、前記保護層を写真エッチングする段階からなったり、前記接着層、Ａｇ層、及び保護層を連続蒸着する段階、前記保護層、Ａｇ層、及び接着層を共に写真エッチングする段階からなる。
【００１３】
一方、前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚い厚さの第２部分、前記第１の厚さより薄い厚さの第３部分を有する感光膜パターンを利用する写真エッチング工程によって共に形成し、前記写真エッチング工程で、前記第１部分は前記ソース電極と前記ドレーン電極との間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成することができる。
【発明の効果】
【００１４】
本発明では、配線を、接着層、Ａｇ層、及び保護層の３重層で形成することによって低抵抗配線を実現し、Ａｇの接着力及び耐化学性を補完することによって安定性及び信頼性を確保することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参考にして本発明の実施例による低抵抗配線の構造を適用した薄膜トランジスタ基板及びその製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００１６】
まず、図１及び図２を参照して、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００１７】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板であり、図２は図１に示した薄膜トランジスタ基板のII-II´線による断面図である。
【００１８】
絶縁基板１０上に、第１ゲート配線層２２１、２４１、２６２２２１、２４１、２６１、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６３の３重層からなっているゲート配線２２、２４、２６が形成されている。第１ゲート配線層２２１、２４１、２６１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２ゲート配線層２２２、２４２、２６２は、銀（Ag）または銀合金からなり、第３ゲート配線層２２３、２４３、２６３は、ＩＺＯ、モリブデン、モリブデン合金などからなる。ここで、第１ゲート配線層２２１、２４１、２６１は、基板１０との接着力を向上するために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２ゲート配線層２２２、２４２、２６２は、配線の本来の機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３ゲート配線層２２３、２４３、２６３は、第２ゲート配線層２２２、２４２、２６２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。
【００１９】
ゲート配線２２、２４、２６は、横方向にのびているゲート線２２、ゲート線２２の端部に連結されて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド２４、及びゲート線２２に連結されている薄膜トランジスタのゲート電極２６を含む。
【００２０】
基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０１０がゲート配線２２、２４、２６を覆っている。
【００２１】
ゲート電極２４の反対側のゲート絶縁膜３０上部には、非晶質シリコンなどの半導体からなる半導体層４０が形成されており、半導体層４０の上部には、シリサイドまたはn型不純物が高濃度にドーピングされたn+水素化非晶質シリコンなどの物質からなる抵抗性接触層５５、５６が各々形成されている。
【００２２】
抵抗性接触層５５、５６及びゲート絶縁膜３０上には、第１データ配線層６２１、６５１、６６１、６８１、第２データ配線層６２２、６５２、６６２、６８２、及び第３データ配線層６２３、６５３、６６３、６８３の３重層からなるデータ配線６２、６５、６６、６８が形成されている。第１データ配線層６２１、６５１、６６１、６８１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２データ配線層６２２、６５２、６６２、６８２は、銀（Ag）または銀合金からなり、第３データ配線層６２３、６５３、６６３、６８３はＩＺＯ、モリブデン、モリブデン合金などからなる。ここで、第１データ配線層６２１、６５１、６６１、６８１は、抵抗性接触層５５、５６及びゲート絶縁膜３０基板１０との接着力を向上するめに形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２データ配線層６２２、６５２、６６２、６８２は、配線の本来機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３データ配線層６２３、６５３、６６３、６８３は、第２データ配線層６２２、６５２、６６２、６８２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。特に、保護膜７０に接触孔７４、７６、７８を形成する時に使用するエッチング剤やエッチング方法に強い物質で形成する。
【００２３】
データ配線６２、６５、６６、６８は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり抵抗性接触層５４５５の上部までのびているソース電極６５、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、ソース電極６５と分離され、ゲート電極２６を中心にしてソース電極６５の反対側に位置する抵抗性接触層５６上部に形成されているドレーン電極６６を含む。
【００２４】
データ配線６２、６５、６６、６８及びこれらによって覆われない半導体層４０上部には、窒化ケイ素（SiNx）、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）方法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）、及びアクリル系有機絶縁膜などからなる保護膜７０が形成されている。ＰＥＣＶＤ方法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、誘電定数が４以下（誘電定数は２から４の間の値を有する）で誘電率が非常に低い。したがって、厚さが薄くても寄生容量の問題が発生しない。他の膜との接着性及びステップカバレッジ（step coverage）が優れている。また、無機質ＣＶＤ膜であるために有機絶縁膜に比べて耐熱性が優れている。同時に、ＰＥＣＶＤ方法によって蒸着されたa-Si:C:O膜及びa-Si:O:F膜（低誘電率ＣＶＤ膜）は、蒸着速度やエッチング速度が窒化シリコン膜に比べて４〜１０倍速いため、工程時間の面でも非常に有利である。
【００２５】
保護膜７０には、ドレーン電極６６及びデータパッド６８を各々露出する接触孔７６、７８が形成されており、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時、パッド２４、６８を露出する接触孔７４、７８は、角のある模様や円形模様に形成することもでき、形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であることが好ましい。
【００２６】
保護膜７０上には、接触孔７６を通じてドレーン電極６６と電気的に連結されて画素領域に位置する画素電極８２が形成されている。また、保護膜７０上には、接触孔７４、７８を通じて各々ゲートパッド２４及びデータパッド６８と連結されている補助ゲートパッド８６及び補助データパッド８８が形成されている。ここで、画素電極８２と補助ゲートパッド８６及び補助データパッド８８は、ＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）からなる。
【００２７】
ここで、画素電極８２は、図１及び図２のように、ゲート線２２と重なって維持蓄電器をなしており、保持容量が不足した場合には、ゲート配線２２、２４、２６と同一層に保持容量用配線を追加することもできる。
【００２８】
また、画素電極８２は、データ線６２とも重畳するように形成して開口率を極大化することができる。このように、開口率を極大化するために、画素電極８２をデータ線６２と重畳して形成しても、保護膜７０の低誘電率ＣＶＤ膜などで形成すれば、これらの間に形成される寄生容量は問題にならない程度に小さく維持することができる。
【００２９】
以下、このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について、図１及び図２、図３a乃至図７bを参照して詳細に説明する。
【００３０】
まず、図３a及び図３bに示すように、基板１０上に、第１ゲート配線層２２１、２４１、２６１、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６２２６３０を積層し写真エッチングして、ゲート線２２、ゲート電極２６、及びゲートパッド２４を含む横方向にのびているゲート配線２２、２４、２６を形成する。ゲート配線２２、２４、２６を形成する方法については、図１８乃至図２０を参照して後に詳述する。
【００３１】
次に、図４a及び図４bに示すように、窒化ケイ素からなるゲート絶縁膜３０、非晶質シリコンからなる半導体層４０、ドーピングされた非晶質シリコン層５０の３層膜を基板１０に連続積層し、半導体層４０及びドーピングされた非晶質シリコン層５０を写真エッチングして、ゲート電極２４と反対側の上部のゲート絶縁膜３０上に、島状の半導体層４０及び抵抗性接触層５０ドーピングされた非晶質シリコン層５０を形成する。
【００３２】
次に、図５a乃至図５bに示すように、第１データ配線層６２１、６５１、６６１、６８１を積層し、第２データ配線層６２２、６５２、６６２、６８２及び第３データ配線層６２３、６５３、６６３、６８３を積層し写真エッチングして、データ線６２，６５，６６，６８を形成する。データ線６２，６５，６６，６８は、ゲート線２２と交差するデータ線６２、データ線６２と連結されてゲート電極２６上部までのびているソース電極６５、データ線６２はの一端に連結されているデータパッド６８及びソース電極６４６５と分離され、ゲート電極２６を中心にしてソース電極６５と対向するドレーン電極６６を含むデータ配線を形成する。データ配線を形成する方法についても図１８乃至図２０を参照して後に詳述する。
【００３３】
次に、データ配線６２、６５、６６、６８によって覆われないドーピングされた非晶質シリコン層パターン５０を除去エッチングして、ゲート電極２６を中心にして両側に分離した部分を複数含むする一方抵抗性接触層５５，５６を形成し、抵抗性接触層５５，５６の分離した部分の間の半導体層部分を露出させる。、両側のドーピングされた非晶質シリコン層５５、５６の間の半導体層パターン４０を露出させる。次に、露出された半導体層４０の表面を安定化するために酸素プラズマ処理を実施するのが好ましい。
【００３４】
次に、図６a及び図６bのように、窒化シリコン膜、a-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
【００３５】
次に、写真エッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲートパッド２４、ドレーン電極６６、及びデータパッド６８を露出する接触孔７４、７６、７８を形成する。ここで、接触孔７４、７６、７８は、角のある模様や円形模様に形成することもでき、パッド２４、６８を露出する接触孔７４、７８の形状寸法は２mm×６０μmを超えず、０．５mm×１５μm以上であることが好ましい。
【００３６】
最後に、図１及び図２に示すように、ＩＴＯまたはＩＺＯ膜を蒸着し写真エッチングして、第１接触孔７６を通じてドレーン電極６６と連結される画素電極８２と第２接触孔７４及び第３接触孔７８を通じてゲートパッド２４及びデータパッド６８と各々連結される補助ゲートパッド８６及び補助データパッド８８を形成する。ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては窒素を使用するのが好ましい。これは、接触孔７４、７６、７８を通じて露出されている金属膜２４、６６、６８の上部に、金属酸化膜が形成されるのを防止するためである。
【００３７】
以上のように、ゲート配線及びデータ配線を銀またはその合金で形成し、下部及び上部に各々接着性を向上させるための接着層と、後続工程で銀または銀合金層を保護するための保護層を形成することによって、低抵抗配線を実現すると共に配線の信頼性を確保する。
【００３８】
一方、本発明の第１実施例では、ゲート配線及びデータ配線の全てを３重層で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか一つにだけ３重層構造を適用することもできる。
【００３９】
このような方法は、前記のように、５枚のマスクを用いる製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法でも同一に適用することができる。これについて図面を参照して詳細に説明する。
【００４０】
まず、図７乃至図９を参照して、本発明の実施例による４枚のマスクを用いて完成した液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
【００４１】
図７は、本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図８及び図９は、各々図７に示した薄膜トランジスタ基板のVIII-VIII´線及びIX-IX´線による断面図である。
【００４２】
まず、絶縁基板１０上に、第１実施例と同様に、第１ゲート配線層２２１、２４１、２６２、第２ゲート配線層２２２、２４２、２６２、及び第３ゲート配線層２２３、２４３、２６３の３重層からなっているゲート配線２２、２４、２６が形成されている。第１ゲート配線層２２１、２４１、２６１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２ゲート配線層２２２、２４２、２６２は、銀（Ag）または銀合金からなり、第３ゲート配線層２２３、２４３、２６３は、ＩＺＯ、モリブデン、モリブデン合金などからなっている。ここで、第１ゲート配線層２２１、２４１、２６１は、基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２ゲート配線層２２２、２４２、２６２は、配線の本来の機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３ゲート配線層２２３、２４３、２６３は、第２ゲート配線層２２２、２４２、２６２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。ゲート配線は、ゲート線２２、ゲートパッド２４、及びゲート電極２６を含む。
【００４３】
基板１０上には、ゲート線２２と平行に維持電極線２８が形成されている。維持電極線２８も、第１ゲート配線層２２１，２４１，２６１２８１と第２ゲート配線層２２２，２４２，２６２２８２及び第３ゲート配線層２２３，２４３，２６３２８３の３重層からなる。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６８６４と重なって、画素の電荷保存能力を向上させる維持蓄電器をなしており、後述する画素電極８２とゲート線２２の重畳で発生する保持容量が十分な場合には形成しないこともできる。維持電極線２８には、上部基板の共通電極と同一な電圧が印加されるのが普通である。
【００４４】
ゲート配線２２、２４、２６及び維持電極線２８上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート配線２２、２４、２６及び維持電極線２８を覆っている。
【００４５】
ゲート絶縁膜３０上には、水素化非晶質シリコン（hydrogenated amorphous silicon）などの半導体からなる半導体パターン半導体４２、４８が形成されており、半導体パターン半導体４２、４８上には、リン（P）などのn型不純物が高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層（ohmic contact layer）パターンまたは中間層パターン５５、５６、５８が形成されている。
【００４６】
抵抗性接触層パターン５５、５６、５８上には、第１データ配線層６２１、６４１、６５１、６６１、６８１、第２データ配線層６２２、６４２、６５２、６６２、６８２、及び第３データ配線層６２３、６４３、６５３、６６３、６８３の３重層からなっているデータ配線６２、６４、６５、６６、６８が形成されている。第１データ配線層６２１、６４１、６５１、６６１、６８１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金のうちのいずれか一つからなり、第２データ配線層６２２、６４２、６５２、６６２、６８２は、銀（Ag）または銀合金からなり、第３データ配線層６２３、６４２、６５３、６６３、６８３は、ＩＺＯ、モリブデン、モリブデン合金などからなっている。ここで、第１データ配線層６２１、６４１、６５１、６６１、６８１は、抵抗性接触層５５、５６とゲート絶縁膜３０基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。第２データ配線層６２２、６４２、６５２、６６２、６８２は、配線の本来機能である電気信号の通路役割をする層であり、低い比抵抗の銀や銀合金で形成する。第３データ配線層６２３、６４３、６５３、６６３、６８３は、第２データ配線層６２２、６４２、６５２、６６２、６８２を保護するために形成する層であり、後続工程で使用するエッチング剤に強い物質で形成する。特に、保護膜７０に接触孔７４、７６、７８を形成する時に使用するエッチング剤やエッチング方法に強い物質で形成する。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そして、データ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部６２、６８、６５、６８を含む。また、データ線部６２、６８、６５、６８と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６及び維持電極線２８上に位置している維持蓄電器用導電体パターン導電体６４も含む。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン導電体６４も形成しない。
【００４７】
接触層抵抗性接触層パターン５５、５６、５８は、その下部の半導体パターン半導体４２、４８とその上部のデータ配線６２、６４、６５、６６、６８の接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン５５はデータ線部６２、６８、６５と同一で、ドレーン電極用中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用中間層パターン５８は維持蓄電器用導電体パターン導電体６４と同一である。
【００４８】
一方、半導体パターン半導体４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び抵抗性接触層パターン５５、５６、５８と同一な形態を有する。具体的には、維持蓄電器用半導体パターン半導体４８と維持蓄電器用導電体パターン導電体６４及び維持蓄電器用接触層抵抗性接触層パターン５８は同一な形態であるが、薄膜トランジスタ用半導体パターン半導体４２はデータ配線及び接触層抵抗性接触層パターンのその他の部分と若干異なる。つまり、薄膜トランジスタのチャンネル部（C）で、データ線部６２、６８、６５、特に、ソース電極６５とドレーン電極６６が分離されており、データ線部中間層５５とドレーン電極用接触層抵抗性接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン半導体４２は、ここで切れず連結されて薄膜トランジスタのチャンネルを生成する。
【００４９】
データ配線６２、６４、６５、６６、６８上には、窒化ケイ素やＰＥＣＶＤ（plasma enhanced chemical vapor deposition）方法によって蒸着されたa-Si:C:O膜またはa-Si:O:F膜（低誘電率ＣＶＤ膜）または有機絶縁膜からなる保護膜７０が形成されている。保護膜７０は、ドレーン電極６６、データパッド６８６４、及び維持蓄電器用導電体パターン導電体６４６８を露出する接触孔７６、７８、７２を有し、また、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４を有している。
【００５０】
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた、隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結され、導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８６及び補助データパッド８８が形成されており、これらは、パッド２４、６８と外部回路装置との接着性を補完してパッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【００５１】
以下、図７乃至図９の構造を有する液晶表示装置用薄膜トランジスタ基板を４枚のマスクを利用して製造する方法について、図８乃至図９１０、図１０a乃至図１７cを参照して詳細に説明する。
【００５２】
まず、図１０a乃至１０cに示すように、第１実施例と同様に、第１ゲート配線層２２１、２４１、２６１、２８１、第２ゲート配線層２２２、２４２、２６２、２８２、及び第３ゲート配線層２２３、２４３、２６３、２８３を積層した後に写真エッチングして、ゲート線２２、ゲートパッド２４、ゲート電極２６を含むゲート配線と第１実施形態と同様に逆方向に伸びる維持電極線２８を形成する。
【００５３】
次に、図１１a及び１１bに示すように、窒化ケイ素からなるゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さに基板１０に連続蒸着する。次いで、データ配線を形成するための第１導電膜６０１、第２導電膜６０２、及び第３導電膜６０３をスパッタリングなどの方法で基板１０に蒸着して導電体層６０を形成した後、その上に、感光膜１１０を１μm乃至２μmの厚さで塗布する。
【００５４】
その後、マスクを通じて感光膜１１０に光を照射した後、現像して、図１２b及び１２cに示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち、薄膜トランジスタのチャンネル部（C）、つまり、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４はデータ配線部（A）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程における工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
【００５５】
このように、位置によって感光膜の厚さを異ならせる方法には様々な方法があり、ＣA領域の光透過量を調節するために、主にスリット（slit）や格子形態のパターンを形成したり、半透明膜を使用する。
【００５６】
この時、スリット間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり、異なる厚さの薄膜を利用することができる。
【００５７】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子が不完全分解状態となり、遮光膜で覆われた部分では高分子がほとんど分解されない。次いで、感光膜を現像すれば、分子が分解されない高分子部分だけが残り、照射光が少ない中央部分には光が全く照射されない部分より厚さの薄い感光膜を残すことができる。この時、露光時間を長くすると、全ての分子が分解されてしまうため、そうならないように注意が必要である。
【００５８】
このような厚さの薄い感光膜１１２，１１４の第１部分は、リフローが可能な物質からなる感光膜を利用して、光が完全に透過することができる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。
【００５９】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを進める。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には半導体層だけが残る必要があり、その他の部分（B）には、前記三つの層６０、５０、４０が全て除去されて、ゲート絶縁膜３０が露出されなければならない。 まず、図１３a及び１３bに示すように、その他の部分（B）の露出されている導電体層６０を除去し、その下部の中間層５０を露出させる。この過程では、乾式エッチングまたは湿式エッチング方法を全て使用することができる。この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいため、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて下部の導電体層６０が露出することがないように注意が必要である。
【００６０】
このようにすれば、図１３a及び図１３bに示すように、チャンネル部（C）及びデータ配線部（BＡ）の導電体層、つまり、ソース/ドレーン用導電体パターン導電体６７及び維持蓄電器用導電体パターン導電体６４６８だけが残り、その他の部分（B）の導電体層６０は全て除去されて、その下部の中間層５０が露出される。この時残った導電体パターン導電体６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８の形態と同じである。また、乾式エッチングを使用した場合に、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
【００６１】
次に、図１４a及び１４bに示すように、その他の部分（B）の露出された中間層５０及びその下部の半導体層４０を感光膜１１２，１１４の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０及び半導体層４０（半導体層及び中間層はエッチング選択性がほとんどない）が同時にエッチングされ、ゲート絶縁膜３０はエッチングされない条件下で行う必要がある。特に、感光膜パターン１１２、１１４と半導体層４０に対するエッチング比がほとんど同一な条件でエッチングするのが好ましい。例えば、SF6とHClの混合気体や、SF6とO2の混合気体を用いれば、ほとんど同一な厚さで二つの膜をエッチングすることができる。感光膜パターン１１２、１１４と半導体層４０に対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同じであるか、それより小さくなければならない。
【００６２】
このようにすれば、図１４a及び１４bに示すように、チャンネル部（C）の第１部分１１４が除去されて、ソース/ドレーン用導電体パターン導電体６７が露出され、その他の部分（B）の中間層５０及び半導体層４０が除去されて、その下部のゲート絶縁膜３０が露出する。一方、データ配線部（A）の第２部分１１２もエッチングされるので厚さが薄くなる。なお、この段階で半導体パターン半導体４２、４８が完成される。図面符号５７及び５８は、各々ソース/ドレーン用導電体パターン導電体６７下部の中間層パターンソース／ドメイン用抵抗性接触層及び維持蓄電器用導電体パターン導電体６４下部の維持容量用抵抗性接触層中間層パターンを指す。
【００６３】
次に、アッシング（ashing）を通じてチャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びソース／ドメイン用抵抗性接触層５７の表面に残っている感光膜残留物を除去する。
【００６４】
次に、図１５a及び１５bに示すように、チャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びその下部のソース/ドレーン用抵抗性接触層中間層パターン５７をエッチングして除去する。この時、エッチングは、ソース/ドレーン用導電体パターン導電体６７及び中間層パターン抵抗性接触層５７の全てに対して乾式エッチングだけで進めることもでき、ソース/ドレーン用導電体パターン導電体６７に対しては湿式エッチングで、抵抗性接触層中間層パターン５７に対しては乾式エッチングで行うこともできる。前者の場合、ソース/ドレーン用導電体パターン導電体６７及び中間層パターン５７のエッチング選択比の大きい条件下でエッチングを行うことが好ましい。これは、エッチング選択比が大きくない場合、エッチング終了点を見つけることが難しく、チャンネル部（C）に残る半導体パターン半導体４２の厚さの調節が容易ではないためである。湿式エッチング及び乾式エッチングを入れ替えて行う後者の場合には、湿式エッチングされるソース/ドレーン用導電体パターン導電体６７の側面はエッチングされるが、乾式エッチングされる抵抗性接触層中間層パターン５７はほとんどエッチングされないため、階段形態に形成される。抵抗性接触層中間層パターン５７及び半導体パターン半導体４２をエッチングする時に使用するエッチング気体の例としては、CF4とHClの混合気体やCF4とO2の混合気体があり、CF4とO2を用いると均一な厚さの半導体パターン半導体４２を残すことができる。この時、図１５bに示すように、半導体パターン半導体４２の一部が除去されて厚さが薄くなることもあり、感光膜パターン１１２，１１４の第２部分１１２もこの時ある程度の厚さがエッチングされる。この時のエッチングは、ゲート絶縁膜３０がエッチングされない条件で行う必要があり、第２部分１１２がエッチングされて、その下部のデータ配線６２、６４、６５、６６、６８が露出することがないように、感光膜パターン１１２，１１４が厚いのが好ましい。
【００６５】
このようにすれば、ソース電極６５とドレーン電極６６が分離されながら、データ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８が完成される。
【００６６】
最後に、データ配線部（A）に残っている感光膜１１２，１１４の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン導電体６７を除去した後にその下のソース／ドレイン用抵抗性接触層中間層パターン５７を除去する前に行われることもできる。
【００６７】
前記のように、湿式エッチング及び乾式エッチングを入れ替えて実施したり、乾式エッチングだけを使用することができる。後者の場合には、一種類のエッチングだけを使用するため、工程が比較的に簡便であるが、適当なエッチング条件を見つけるのが難しい。反面、前者の場合には、エッチング条件の検索は比較的簡単であるが、工程が後者に比べて面倒な点がある。
【００６８】
次に、図１６a及び図１６bに示すように、窒化ケイ素やa-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜７０を形成する。
【００６９】
次に、図１７a乃至図１７cに示すように、保護膜７０をゲート絶縁膜３０と共に写真エッチングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７６、７４、７８、７２を形成する。この時、パッド２４、６８を露出する接触孔７４、７８の面積は、２mm×６０μmを超えず、０．５mm×１５μm以上であるのが好ましい。
【００７０】
最後に、図８乃至図１０に示すように、４００Å乃至５００Åの厚さのＩＴＯ層またはＩＺＯ層を蒸着し写真エッチングして、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４と連結された画素電極８２、ゲートパッド２４と連結された補助ゲートパッド８６、及びデータパッド６８と連結された補助データパッド８８を形成する。
【００７１】
一方、ＩＴＯやＩＺＯを積層する前の予熱（pre-heating）工程で使用する気体としては、窒素を用いるのが好ましい。これは、接触孔７２、７４、７６、７８を通じて露出された金属膜２４、６４、６６、６８の上部に、金属酸化膜が形成されるのを防止するためである。
【００７２】
このように、本発明の第２実施例では、第１実施例による効果だけでなく、データ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８及び半導体パターン半導体４２、４８を一つのマスクを利用して形成し、この過程で、ソース電極６５とドレーン電極６６を分離することによって、製造工程を単純化することができる。
【００７３】
一方、本発明の第２実施例においても、ゲート配線及びデータ配線の全てを３重層で形成しているが、必要に応じて、ゲート配線とデータ配線のうちのいずれか一つにだけ３重層構造を適用することができる。
【００７４】
図１８aは、本発明の実施例による薄膜トランジスタ基板に適用した配線構造の一例をより具体的に示した断面図である。
【００７５】
ガラス基板またはケイ素系列の膜の底層１００上に、接着層１、Ａｇ層２及び保護層３が順に形成されている。ここで、接着層１は第１ゲート配線層及び第１データ配線層に当該し、Ａｇ層２は第２ゲート配線層及び第２データ配線層に該当し、保護層３は第３ゲート配線層及び第３データ配線層に当該する。接着層１は、モリブデン（Mo）、タングステン化モリブデン（MoW）などのモリブデン合金、クロム（Cr）、クロム合金、チタン（Ti）、チタン合金、タリウム（Ta）、タリウム合金などの物理化学的特性、特に、底層１００との接着性が優れた物質からなっている。Ａｇ層２は、低い比抵抗の銀（Ag）または銀合金からなる。保護層３は、ＩＺＯ、モリブデン、モリブデン合金などの化学的安定性が高い物質で形成し、後続工程において下部に位置するＡｇ層２を保護する。ここで、接着層１は、基板１０との接着力を向上させるために形成する層であり、５００Å以下の厚さに形成するのが好ましい。保護層３は１００Å以下に形成するのが好ましい。
【００７６】
このような構造の配線を形成するには２種類の方法がある。
【００７７】
第１の方法は、接着層１、Ａｇ層２、及び保護層３を連続して蒸着し、その上に感光膜パターンを形成した後、酢酸、リン酸、硝酸の混合物からなるエッチング剤を使用して、三つの層１、２、３を同時にエッチングする方法である。
【００７８】
第２の方法は、Ａｇ専用のエッチング剤を使用して、保護層３とＡｇ層２を共にエッチングし、接着層１は底層１００と共にエッチングする方法である。この方法は、データ配線を形成する時に用いることができる。この時、保護層３をＩＺＯで形成し、その厚さを１００Å以下にし、接着層１はＭｏＷで形成するのが好ましい。底層１００は、n+非晶質シリコン層、つまり、抵抗性接触層となる。ＭｏＷは、乾式エッチングが可能であるため、n+非晶質シリコン層をエッチングする段階でＭｏＷ層をまずエッチングし、その後n+非晶質シリコン層をエッチングすればよい。この時、使用するエッチング気体としては、SF6+O2またはCF4+O2などがある。
【００７９】
前記２種類の方法では、３重層構造の配線を形成するために別途の追加工程を必要としない。
【００８０】
図１８bは、本発明の実施例による薄膜トランジスタ基板に適用された配線構造の他の例をより具体的に示した断面図である。
【００８１】
図１８bに示した配線構造は、保護層３が接着層１及びＡｇ層２をその側面まで覆っている構造である。したがって、図１８aの構造に比べてより安定した配線構造といえる。しかし、接着層１及びＡｇ層２を写真エッチングした後に保護層３を積層し写真エッチングしなければならないため、写真エッチング工程が１回追加される。
【００８２】
図１９は、ＭｏＷ/Ａｇ二重膜構造の熱処理による比抵抗値の変化を示したグラフである。つまり、接着層としてＭｏＷを使用した場合の比抵抗値を測定したものである。
【００８３】
ＭｏＷ及び純粋Ａｇの二重膜構造において、蒸着する当時の比抵抗は、ＭｏＷが２００Å、５００Åの場合、各々２．６４muOMEGA-cm、２．６７muOMEGA-cmで、純粋Ａｇの単一膜の比抵抗と然程差異がなく、下部膜の厚さが２００Åから５００Åに増加されても、比抵抗には大きく影響を与えない結果となった。また、熱処理固定によって２．０２muOMEGA-cmまで比抵抗が減少する結果となった。したがって、下部に５００Å以下の接着層を適用しても配線の比抵抗が増加しないことが分かる。
【００８４】
図２０は、ＭｏＷ下部膜の厚さの変化及び熱処理温度によるスクラッチテスト結果の写真である。
【００８５】
下部接着層であるＭｏＷの厚さが２００Åから５００Åに増加されることによって接着力が大きく向上することが分かる。しかし、熱処理による接着力の増加はなかった。ＭｏＷの厚さが２００Åである場合にも、純粋Ａｇの層だけの場合（図２０の一番下の写真）に比べて相当接着力が向上したことが確認できた。
【００８６】
以下、このような配線構造を利用する薄膜トランジスタ基板の他の実施例を説明する。
【００８７】
まず、図２１乃至図２２を参照して、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
【００８８】
図２１は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２２は、図２１に示した薄膜トランジスタ基板のXXII-XXII´線による断面図である。
【００８９】
まず、絶縁基板１０上に、接着層、Ａｇ層、及び保護層の３重層からなるゲート配線２２，２４，２６が形成されている。ゲート配線２２，２４，２６は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４、及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。ゲート線２２の突出部は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６４と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【００９０】
ゲート配線２２、２４、２６及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されており、ゲート電極２４はゲート絶縁膜３０で覆われている。
【００９１】
ゲート絶縁膜パターン３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン半導体４０が形成されており、半導体パターン半導体４０上には、リン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層５５、５６が形成されている。
【００９２】
抵抗性接触層５５、５６上には、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線の一部である薄膜トランジスタのソース電極６５とドレーン電極６６が各々形成されている。データ配線は、縦方向に形成され、ソース電極６５と連結されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、及びゲート線２２の突出部と重なっている維持蓄電器用導電体パターン導電体６４も含む。
【００９３】
抵抗性接触層５５、５６は、その下部の半導体パターン半導体４０とその上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割をする。
【００９４】
図示されていないが、データ配線６２、６４、６５、６６、６８とデータ配線によって覆われない半導体パターン半導体４０上部には、酸化ケイ素または窒化ケイ素などの絶縁物質からなる層間絶縁膜が形成されることができる。
【００９５】
ゲート絶縁膜３０上部の画素領域には、ドレーン電極６５及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）を有する赤、緑、青のカラーフィルター（R、G、B）が縦方向に形成されている。ここで、赤、緑、青のカラーフィルター（R、G、B）の境界はデータ線６２上部で一致して示されているが、データ線６２上部で互いに重なって画素領域の間で漏れる光を遮断する機能を有することもでき、ゲート及びデータパッド２４、６８が形成されているパッド部には形成されていない。
【００９６】
青、緑、青のカラーフィルター８１、８２、８３の上部には、平坦化特性が優れて低誘電率のアクリル系の有機絶縁物質、またはSiOC、またはSiOFなどのように、化学気相蒸着で形成されて、４．０以下の低誘電率を有する低誘電率絶縁物質からなる保護膜７０が形成されている。このような保護膜７０９０は、ゲート絶縁膜３０と共にゲートパッド２４、データパッド６８、ドレーン電極６６、及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７４、７８、７６、７２を有している。この時、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に位置し、前述したように、カラーフィルター（R、G、B）の下部に層間絶縁膜が追加された場合には、層間絶縁膜と同一なパターンを有する。
【００９７】
保護膜７０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２は、ゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結されて、導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【００９８】
以下、本発明の第３実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について、図２１及び図２２、図２３a乃至２７bを参照して詳細に説明する。
【００９９】
まず、図２３a乃至図２３bに示すように、３重の導電体層をスパッタリングなどの方法で基板１０に積層し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上にゲート線２２、ゲートパッド２４、及びゲート電極２６を含むゲート配線２２，２４，２６を形成する。
【０１００】
次に、図２４a及び図２４bに示すように、ゲート絶縁膜３０、水素化非晶質シリコンなどの半導体とリン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンを化学気相蒸着法を利用して各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで連続蒸着し、マスクを利用した写真エッチング工程でパターニングし、非晶質シリコン層及びドーピングされた非晶質シリコン半導体層を順にパターニングして半導体パターン半導体４０と抵抗性接触層５０を形成する。
【０１０１】
次に、図２５a及び図２５bのように、基板１０に３重の導電体層をスパッタリングなどの方法で蒸着した後、マスクを利用した写真エッチング工程でパターニングして、データ線６２、ソース電極６５、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を含むデータ配線を形成する。次に、ソース電極６５及びドレーン電極６６によって覆われない抵抗性接触層５０を除去エッチングし、ソース電極６５とドレーン電極６６との間の半導体層４０を露出して、抵抗性接触層５５、５６５０を二つの部分に分離する。この時、前記のように、抵抗性接触層５０はデータ配線の接着層と共にエッチングすることもできる。
【０１０２】
引続き、窒化ケイ素または酸化ケイ素を積層して、層間絶縁膜（図示せず）を形成することができる。
【０１０３】
次に、データ配線６２、６４、６５、６６、６８及び層間絶縁膜（図示せず）を形成した後、図２６a乃至図２６bに示すように、赤、緑、青の顔料を含む感光性有機物質を各々順に塗布し、写真工程によって赤、緑、青のカラーフィルター（R、G、B）を順に形成する。前記写真工程において、赤、緑、青のカラーフィルター（R、G、B）を形成する時に、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）も共に形成する。それは、後の保護膜７０にドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔を形成する時にプロファイルを良好に形成するためである。
【０１０４】
次に、図２７a及び図２７bのように、基板１０に低誘電率を有して平坦化が優れた有機絶縁物質を塗布したり、または４．０以下の低誘電率を有するSiOF、SiOCなどのような低誘電率絶縁物質を化学気相蒸着で積層して保護膜７０を形成し、マスクを利用した写真エッチング工程でゲート絶縁膜３０と共にパターニングして、接触孔７２、７４、７６、７８を形成する。この時、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７４は、カラーフィルター（R、G、B）に形成されている開口部（C１、C２）の内側に形成する。このように、本発明では、カラーフィルター（R、G、B）に予め開口部（C１、C２）を形成した後、保護膜７０をパターニングしてドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７４を形成することによって、接触孔７６、７４のプロファイルを良好に形成することができる。
【０１０５】
最後に、図２１乃至図２３に示すように、４００Å乃至５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを用いた写真エッチング工程でエッチングして、画素電極８２、補助ゲートパッド８４、及び補助データパッド８８を形成する。
【０１０６】
このような方法は、前記したように、５枚のマスクを利用する製造方法に適用することができるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法にも同様に適用することができる。これについて図面を参照して詳細に説明する。
【０１０７】
まず、図２８乃至図３０を参照して、本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。
【０１０８】
図２８は本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２９及び図３０は各々図２８に示した薄膜トランジスタ基板のXXIX-XXIX´線及びXXX-XXX´線による断面図である。
【０１０９】
まず、絶縁基板１０上に、接着層、Ａｇ層、及び保護層の３重層からなるゲート配線２２，２４，２６が形成されている。ゲート配線２２，２４，２６は、横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端部に連結されて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４、及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含む。また、ゲート配線は、ゲート線２２と平行に形成されており、上板の共通電極に入力される共通電極電圧などの電圧を印加を外部から受ける維持電極線２８を含む。維持電極線２８は、後述する画素電極８２と連結された維持蓄電器用導電体パターン導電体６４と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。
【０１１０】
ゲート配線２２、２４、２６、２８及び基板１０上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜３０が形成されている。
【０１１１】
ゲート絶縁膜３０上には、水素化非晶質シリコンなどの半導体からなる半導体パターン半導体４２、４８が形成されており、半導体パターン半導体４２、４８上には、リン（P）などのn型不純物で高濃度にドーピングされた非晶質シリコンなどからなる抵抗性接触層パターンまたは中間層パターン５５、５６、５８が形成されている。
【０１１２】
接触層抵抗性接触層パターン５５、５６、５８上には、ゲート配線と同様に、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線６２，６４，６５，６６及び維持蓄電器用導電体パターン導電体が形成されている。データ配線は、縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６８、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部を含む。また、データ線部６２、６４、６５と分離され、ゲート電極２６または薄膜トランジスタのチャンネル部（C）に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６を含む。また、維持蓄電器用導電体６４は、データ配線は、ドレーン電極６６と連結され、維持電極線２８と重なっている維持蓄電器を構成する維持蓄電器用導電体パターン６４を含む。維持電極線２８を形成しない場合には、維持蓄電器用導電体パターン導電体６４も形成しない。
【０１１３】
接触層抵抗性接触層パターン５２、５５、５６は、その下部の半導体パターン半導体４２、４８と、その上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低くする役割をし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。つまり、データ線部中間層パターン抵抗性接触層５５はデータ線部６２、６８、６５と同一で、ドレーン電極用抵抗性接触層中間層パターン５６はドレーン電極６６と同一で、維持蓄電器用抵抗性接触層中間層パターン５８は維持蓄電器用導電体パターン導電体６４と同一である。
【０１１４】
一方、半導体パターン半導体４２、４８は、薄膜トランジスタのチャンネル部（C）を除けば、データ配線６２、６４、６５、６６、６８及び接触層抵抗性接触層パターン５５、５６、５８と同じ形態を有する。つまり、薄膜トランジスタのチャンネル部（C）において、データ線部６２、６８、６５、特にソース電極６５とドレーン電極６６が分離されており、データ線部抵抗性接触層中間層５５とドレーン電極用接触層抵抗性接触層パターン５６も分離されているが、薄膜トランジスタ用半導体パターン半導体４２はここで切れず連結されて薄膜トランジスタのチャンネルを形成する。
【０１１５】
データ配線６２、６４、６５、６６、６８及びこれらによって覆われないゲート絶縁膜３０上には赤、緑、青のカラーフィルター（R、G、B）が形成されており、このようなカラーフィルター（R、G、B）は第１実施例と同様に、ドレーン電極６５６６及び維持蓄電器用導電体パターン導電体６４６８を露出する開口部（C１、C２）を有する。
【０１１６】
赤、緑、青のカラーフィルター（R、G、B）は、平坦化された感光性有機絶縁膜または低誘電率絶縁物質からなる保護膜７０によって覆われており、保護膜７０には、ドレーン電極６６、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７２、７６、７８を有し、ゲート絶縁膜３０と共にゲートパッド２４を露出する接触孔７４が形成されている。この時にも第１実施例と同様に、ドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する接触孔７６、７２は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成される。
【０１１７】
保護膜７０８０上には、薄膜トランジスタから画像信号を受けて上板の電極と共に電場を生成する画素電極８２が形成されている。画素電極８２はＩＴＯまたはＩＺＯなどの透明な導電物質からなり、接触孔７６を通じてドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。画素電極８２はまた隣接するゲート線２２及びデータ線６２と重なって開口率を向上させているが、重ならないこともある。また、画素電極８２は、接触孔７２を通じて維持蓄電器用導電体パターン導電体６４とも連結されて導電体パターン導電体６４に画像信号を伝達する。一方、ゲートパッド２４及びデータパッド６８上には、接触孔７４、７８を通じて各々これらと連結される補助ゲートパッド８４及び補助データパッド８８が形成されており、これらはパッド２４、６８と外部回路装置との接着性を補完し、パッドを保護する役割をするもので、これらの適用は必須ではなく選択的である。
【０１１８】
以下、本発明の実施例による液晶表示装置用基板の製造方法について、図２８乃至図３０、図３１a乃至図３８cを参照して詳細に説明する。
【０１１９】
まず、図３１a乃至図３１cに示すように、金属などの導電体層をスパッタリングなどの方法で１，０００Å乃至３，０００Åの厚さで蒸着し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１０上に、ゲート電極２６を有するゲート線２２、ゲートパッド２４、及び維持電極線２８を含むゲート配線２２，２４，２６を形成する。
【０１２０】
次に、図３２a及び図３２bに示すように、ゲート絶縁膜３０、半導体層４０、中間層５０を化学気相蒸着法を利用して、各々１，５００Å乃至５，０００Å、５００Å乃至２，０００Å、３００Å乃至６００Åの厚さで基板１０に連続蒸着する。次いで、接着層、Ａｇ層、及び保護層の３重層からなるデータ配線用導電層６０をスパッタリングなどの方法で１，５００Å乃至３，０００Åの厚さで蒸着した後、その上に感光膜１１０を１μm乃至２μmの厚さで塗布する。
【０１２１】
その後、第２マスクを通じて感光膜１１０に光を照射した後、現像して、図３３b及び図３３cに示すように、感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうち、薄膜トランジスタのチャンネル部（C）、つまり、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４は、データ配線部（A）、つまり、データ配線６２、６４、６５、６６、６８が形成される部分に位置した第２部分１１２より薄い厚さにし、その他の部分（B）の感光膜は全て除去する。この時、チャンネル部（C）に残っている感光膜１１４の厚さとデータ配線部（A）に残っている感光膜１１２の厚さとの比は、後述するエッチング工程の工程条件に応じて異ならせる必要があり、第１部分１１４の厚さを第２部分１１２の厚さの１/２以下とするのが好ましい。例えば、４，０００Å以下であるのが良い。
【０１２２】
このように、位置によって感光膜の厚さを異ならせるには様々な方法があり、ＣA領域の光透過量を調節するために主にスリット（slit）や格子形態のパターンを形成したり、半透明膜を使用する。
【０１２３】
この時、スリット間に位置したパターンの線幅やパターン間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製時に透過率を調節するために、異なる透過率を有する薄膜を利用したり、異なる厚さの薄膜を利用することができる。
【０１２４】
このようなマスクを通じて感光膜１１０に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないため高分子は不完全分解状態となり、遮光膜によって覆われない部分では高分子がほとんど分解されない。次に、感光膜を現像すれば、分子が分解されない高分子部分だけが残り、照射光が少ない中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすると、全ての分子が分解されてしまうので、そうならないように注意が必要である。
【０１２５】
このような薄い厚さの感光膜１１４は、リフローが可能な物質からなる感光膜１１０を利用して、光が完全に透過することができる部分と光が完全に透過できない部分とに分けられた通常のマスクで露光した後、現像しリフローさせて、感光膜１１０が残留しない部分に感光膜１１０の一部が流れるようにすることによって形成することもできる。
【０１２６】
次に、感光膜パターン１１４及びその下部の膜、つまり、導電体層６０、中間層５０、及び半導体層４０に対するエッチングを進める。この時、データ配線部（A）には、データ配線及びその下部の膜がそのまま残り、チャンネル部（C）には半導体層だけが残る必要があり、その他の部分（B）には、前記三つの層６０、５０、４０が全て除去されてゲート絶縁膜３０が露出されなければならない。
【０１２７】
まず、図３４a及び図３４bに示すように、その他の部分（B）の露出されている導電体層６０を除去し、その下部の中間層５０を露出する。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができる。この時、導電体層６０はエッチングされるが、感光膜パターン１１２、１１４はほとんどエッチングされない条件下で行うのが良い。しかし、乾式エッチングの場合、導電体層６０だけをエッチングし、感光膜パターン１１２、１１４はエッチングされない条件を見つけることが難しいので、感光膜パターン１１２、１１４も共にエッチングされる条件下で行うこともできる。この場合には、湿式エッチングの場合より第１部分１１４の厚さを厚くして、その過程で第１部分１１４が除去されて下部の導電体層６０が露出されることがないように注意する。
【０１２８】
このようにすれば、図３４a及び図３４bに示すように、チャンネル部（C）及びデータ配線部（ＣB）の導電体層、つまり、ソース/ドレーン用導電体パターン導電体６７と維持蓄電器用導電体パターン導電体６４だけが残り、その他の部分（B）の導電体層６０は全て除去されてその下部の中間層５０が露出される。この時残ったソース／ドレイン用導電体パターン導電体６７、６４は、ソース及びドレーン電極６５、６６が分離されず連結されている点を除けば、データ配線６２、６４、６５、６６、６８と同じ形態である。また、乾式エッチングを使用した場合、感光膜パターン１１２、１１４もある程度の厚さがエッチングされる。
【０１２９】
次に、図３５a及び図３５bに示すように、その他の部分（B）の露出された中間層５０及びその下部の半導体層４０を、感光膜１１２，１１４の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターン１１２、１１４と中間層５０、半導体層４０（半導体層及び中間層はエッチング選択性がほとんどない）が順にエッチングされ、露出されたゲート絶縁膜３０はエッチングされない条件下で行う必要がある。この時、感光膜パターン１１２、１１４と半導体層４０とに対するエッチング比が同一な場合、第１部分１１４の厚さは半導体層４０と中間層５０の厚さを合せたものと同一であるか、それより小さくなければならない。
【０１３０】
このようにして図３５a及び図３５bに示すように、チャンネル部（C）の第１部分１１４が除去されてソース/ドレーン用導電体パターン導電体６７が露出され、その他の部分（B）の中間層５０及び半導体層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部（A）の第２部分１１２もエッチングされて厚さが薄くなる。またこの段階で、半導体パターン半導体４２、４８が完成する。図面符号５７、５８は、各々ソース/ドレーン用導電体パターン導電体６７下部の中間層パターンソース／ドレイン用抵抗性接触層及び維持蓄電器用導電体パターン導電体６４下部の中間層パターン維持蓄電器用抵抗性接触層を指す。
【０１３１】
次に、アッシングを通じてチャンネル部（C）のソース/ドレーン用導電体パターン導電体６７表面に残っている感光膜残留物を除去する。
【０１３２】
次に、図３６a及び図３６bに示すように、チャンネル部（C）のソース/ドレーン用導電体パターン導電体６７及びその下部のソース/ドレーン用抵抗性接触層中間層パターン５７をエッチングして除去する。
【０１３３】
このようにすれば、ソース電極６５とドレーン電極６６が分離されながら、データ配線６２、６４、６５、６６、６８及びその下部の接触層抵抗性接触層パターン５５、５６、５８が完成する。
【０１３４】
最後に、データ配線部（A）に残っている感光膜１１２，１１４の第２部分１１２を除去する。しかし、第２部分１１２の除去は、チャンネル部（C）ソース/ドレーン用導電体パターン導電体６７を除去した後、その下のソース／ドレイン用抵抗性接触層中間層パターン５７を除去する前に行うこともできる。
【０１３５】
前記のように、湿式エッチングと乾式エッチングを入れ替えて実施したり、乾式エッチングだけを使用することができる。後者の場合には、一種類のエッチングだけを使用するため工程が比較的に簡便であるが、適当なエッチング条件を見つけることが難しい。反面、前者の場合には、エッチング条件を見つけることは比較的に簡単であるが、工程が後者に比べて面倒な点がある。
【０１３６】
このようにして、データ配線６２、６４、６５、６６、６８、抵抗接触層抵抗性接触層パターン５５、５６、５８、及び半導体パターン半導体４２、４８を完成した後、図３７a乃至図３７cに示すように、赤、緑、青の顔料を含む感光性有機物質を塗布し、露光及び現象工程を通じた写真工程でパターニングして、赤、緑、青のカラーフィルター（R、G、B）を順に形成する同時に、赤、緑、青のカラーフィルター（R、G、B）にドレーン電極６６及び維持蓄電器用導電体パターン導電体６４を露出する開口部（C１、C２）も共に形成する。
【０１３７】
この時、薄膜トランジスタのチャンネル部（C）の上部に、赤または緑のカラーフィルターからなる光遮断層を形成することができる。これは、薄膜トランジスタのチャンネル部（C）に入射する短波長の可視光線をより完全に遮断したり、吸収するためのものある。
【０１３８】
次に、基板１０の上部に赤、緑、青のカラーフィルター（R、G、B）を覆う保護膜７０をアクリル系の有機物質で塗布したり、４．０以下の低誘電率絶縁物質を化学気相蒸着で積層し、マスクを利用した写真エッチング工程で保護膜７０をゲート絶縁膜３０と共にパターニングして、ドレーン電極６６、ゲートパッド２４、データパッド６８、及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７４、７８、７６を形成する。この時、第３実施例と同様に、データパッド６８及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７６は、カラーフィルター（R、G、B）の開口部（C１、C２）の内側に形成して接触孔７２、７６のプロファイルを良好に形成する。このような本発明では、第３１実施例と同様に、カラーフィルター（R、G、B）に開口部（C１、C２）を形成した後に、データパッド６８及び維持蓄電器用導電体パターン導電体６４を各々露出する接触孔７２、７６を形成することによって、接触孔７２、７６のプロファイルを良好に形成することができるので、接触孔７２、７６のプロファイルを良好に形成するための別途の工程を追加することがなく、製造工程を単純化することができる。
【０１３９】
最後に、図２８乃至図３０に示すように、４００Å乃至５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを使用して写真エッチング工程でエッチングして、画素電極８２９２、補助ゲートパッド９４８４、及び補助データパッド８８９６を形成する。
【０１４０】
本発明の第４実施例においても、赤、緑、青のカラーフィルター（R、G、B）を形成する前に、薄膜トランジスタのチャンネル部（C）が顔料を含む感光性物質でよって汚染されることを防止するために、窒化ケイ素などからなる絶縁膜を追加に形成することができる。
【０１４１】
このような本発明の第４実施例では、第３実施例による効果だけでなくデータ配線６２、６４、６５、６６、６８とその下部の接触層抵抗性接触層パターン５５、５６、５８及び半導体パターン半導体４２、４８を一つのマスクを利用して形成し、この過程でソース電極６５とドレーン電極６６が分離されて、代ＪＩＳし携帯と同様に製造工程を単純化することができる。
【０１４２】
このような薄膜トランジスタ基板は、この他にも様々な変形された形態及び方法で製造することができる。
【図面の簡単な説明】
【０１４３】
【図１】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板である。
【図２】図１のII-II線による断面図である。
【図３ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図３ｂ】図３aのIIIb-IIIb´線による断面図である。
【図４ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図４ｂ】図４aのIVb-IVb´線による断面図で、図３bの次の段階を示すものである。
【図５ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図５ｂ】図５aのVb-Vb´線による断面図で、図４bの次の段階を示すものである。
【図６ａ】本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程をその工程順で示した薄膜トランジスタ基板の配置図である。
【図６ｂ】図６aのVIb-VIb´線による断面図で、図５ｂ６の次の段階を示す断面図である。
【図７】本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図８】図７のVIII-VIII´線による断面図である。
【図９】図７のIX-IX´線による断面図である。
【図１０ａ】本発明の第２実施例によって製造する第１段階の図７に示す薄膜トランジスタ基板の第１段階の配置図である。
【図１０ｂ】図１０aのXb-Xb´線による断面図である。
【図１０ｃ】図１０aのXc-Xc´線による断面図である。
【図１１ａ】図１０aのXb-Xb´線による断面図で、図１０bの次の段階を示す。
【図１１ｂ】図１０aのXc-Xc´線による断面図で、図１０cの次の段階を示す。
【図１２ａ】図１１a及び図１１bの次の段階の薄膜トランジスタ基板の配置図である。
【図１２ｂ】図１２aのXIIb-XIIb´線による断面図である。
【図１２ｃ】図１２aのXIIc-XIIc´線による断面図である。
【図１３ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１３ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１４ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１４ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１５ａ】図１２のXIIb-XIIb´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１５ｂ】図１２のXIIc-XIIc´線による断面図で、図１２ａの次の段階を工程順で示すものである。
【図１６ａ】図１５aの次の段階の薄膜トランジスタ基板の断面図である。
【図１６ｂ】図１５bの次の段階の薄膜トランジスタ基板の断面図である。
【図１７ａ】図１６a及び図１６bの次の段階の薄膜トランジスタ基板の配置図である。
【図１７ｂ】図１７aのXVIIb-XVIIb´線による断面図である。
【図１７ｃ】図１７aのXVIIc-XVIIc´線による断面図である。
【図１８ａ】本発明の実施例による薄膜トランジスタ基板に適用された配線構造の一例をより具体的に示した断面図である。
【図１８ｂ】本発明の実施例による薄膜トランジスタ基板に適用された配線構造の他の例をより具体的に示した断面図である。
【図１９】ＭｏＷ/Ａｇ二重膜構造の熱処理による比抵抗値の変化を示すグラフである。
【図２０】ＭｏＷ下部膜の厚さの変化と熱処理温度による接着力テスト結果の写真である。
【図２１】本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２２】図２１に示した薄膜トランジスタ基板のXXII-XXII´線による断面図である。
【図２３ａ】本発明の第３実施例によって製造する第１段階の薄膜トランジスタ基板の配置図である。
【図２３ｂ】図２３aのXXIIIb-XXIIIb´線による断面図である。
【図２４ａ】本発明の第３実施例によって製造する第２段階の薄膜トランジスタ基板の配置図である。
【図２４ｂ】図２４aのXXIVb-XXIVb´線による断面図である。
【図２５ａ】本発明の第３実施例によって製造する第３段階の薄膜トランジスタ基板の配置図である。
【図２５ｂ】図２５aのXXVb-XXVb´線による断面図である。
【図２６ａ】本発明の第３実施例によって製造する第４段階の薄膜トランジスタ基板の配置図である。
【図２６ｂ】図２６aのXXVIb-XXVIb´線による断面図である。
【図２７ａ】本発明の第３実施例によって製造する第５段階の薄膜トランジスタ基板の配置図である。
【図２７ｂ】図２７aのXXVIIb-XXVIIb´線による断面図である。
【図２８】本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２９】図２８に示した薄膜トランジスタ基板のXXVIIXI-XXIXXXVIII´線による断面図である。
【図３０】図２８に示した薄膜トランジスタ基板のXXX-XXX´線による断面図である。
【図３１ａ】本発明の実施例によって製造する第１段階の薄膜トランジスタ基板の配置図である。
【図３１ｂ】図３１aのXXXIb-XXXIb´線による断面図である。
【図３１ｃ】図３１aのXXXIc-XXXIc´線による断面図である。
【図３２ａ】図３１aのXXXIb-XXXIb´線による断面図で、図３１ａの次の段階の断面図である。
【図３２ｂ】図３１aのXXXIc-XXXIc´線による断面図で、図３１ａの次の段階の断面図である。
【図３３ａ】図３２a及び図３２bの次の段階の薄膜トランジスタ基板の配置図である。
【図３３ｂ】図３３aのXXXIIIb-XXXIIIb´線による断面図である。
【図３３ｃ】図３３aのXXXIIIc-XXXIIIc´線による断面図である。
【図３４ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３４ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３５ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３５ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３６ａ】図３３aのXXXIIIb-XXXIIIb´線による断面図で、図３３bの次の段階を工程順で示すものである。
【図３６ｂ】図３３aのXXXIIIc-XXXIIIc´線による断面図で、図３３cの次の段階を工程順で示すものである。
【図３７ａ】図３６a及び図３６bの次の段階の薄膜トランジスタ基板の配置図である。
【図３７ｂ】図３７aのXXXVIIb-XXXVIIb´線による断面図である。
【図３７ｃ】図３７aのXXXVIIc-XXXVIIc´線による断面図である。
【図３８ａ】図３７a乃至図３７cの次の段階の薄膜トランジスタ基板の配置図である。
【図３８ｂ】図３８aのXXXVIIIb-XXXVIIIb´線による断面図である。
【図３８ｃ】図３８aのXXXVIIIc-XXXVIIIc´線による断面図である。
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されている第１信号線と、
前記第１信号線上に形成されている第１絶縁膜と、
前記第１絶縁膜上に形成され、前記第１信号線と交差している第２信号線と、
前記第１信号線及び前記第２信号線と電気的に連結されている薄膜トランジスタと、
前記薄膜トランジスタ上に形成され、前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜と、
前記第２絶縁膜上に形成され、前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている画素電極と、を含み、
前記第１信号線及び第２信号線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなる薄膜トランジスタ基板。
【請求項２】
前記接着層は、クロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなる、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記接着層はＭｏＷからなり、前記保護層はＩＺＯからなっている、請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記第１信号線と前記第２信号線が交差して定義する画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記第２絶縁膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項１に記載の薄膜トランジスタ基板。
【請求項５】
絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線と、
ゲート配線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体パターン半導体と、
前記半導体パターン半導体上に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極、前記ソース電極と連結されて前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線と、
前記ドレーン電極を露出する第１接触孔を有する保護膜と、
前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極と、を含み、
前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている、薄膜トランジスタ基板。
【請求項６】
前記データ配線は前記ゲート線または前記ゲート線と同一な層に形成されている維持電極線と重なって維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含む、請求項５に記載の薄膜トランジスタ基板。
【請求項７】
前記維持蓄電器用導電体パターン導電体は前記ドレーン電極と連結されている、請求項６に記載の薄膜トランジスタ基板。
【請求項８】
前記保護膜はアクリル系の有機物質または４．０以下の誘電率を有する化学気相蒸着膜からなる、請求項５に記載の薄膜トランジスタ基板。
【請求項９】
前記チャンネル部を除いた前記半導体パターン半導体は、前記データ配線と同一な形態に形成されている、請求項５に記載の薄膜トランジスタ基板の製造方法。
【請求項１０】
前記画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記保護膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項５に記載の薄膜トランジスタ基板。
【請求項１１】
前記保護層は前記接着層及び前記Ａｇ層の側面まで覆っている、請求項５に記載の薄膜トランジスタ基板。
【請求項１２】
絶縁基板と、
前記基板上に形成され、ゲート線、ゲート電極、及びゲートパッドを含むゲート配線と、
前記ゲート配線上に形成され、少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層パターンと、
前記半導体層パターン上に形成されている接触層抵抗性接触層パターンと、
前記接触層抵抗性接触層パターン上に形成され、前記接触層抵抗性接触層パターンと実質的に同一な形態を有しており、ソース電極、ドレーン電極、データ線、及びデータパッドを含むデータ配線と、
前記データ配線上に形成され、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を露出させる接触孔を有する保護膜と、
露出されている前記ゲートパッド、データパッド、及びドレーン電極と各々電気的に連結される透明電極層パターンと、を含み、
前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている、薄膜トランジスタ基板。
【請求項１３】
前記絶縁基板上の前記ゲート配線と同一層に形成されている保持容量線と、
前記保持容量線と重畳しており、前記半導体パターン半導体と同一な層に形成されている維持蓄電器用半導体パターンと、
前記維持蓄電器用半導体パターン上に形成されている維持蓄電器用接触層抵抗性接触層パターン、及び
前記維持蓄電器用接触層抵抗性接触層パターン上に形成されている維持蓄電器用導電体パターン導電体をさらに含み、
前記維持蓄電器用導電体パターン導電体は、前記透明電極パターンの一部と連結されている、請求項１３２に記載の薄膜トランジスタ基板。
【請求項１４】
前記維持蓄電器用接触層抵抗性接触層パターン及び前記維持蓄電器用導電体パターン導電体は、前記維持蓄電器用半導体パターン半導体と同一な平面的形状を有する、請求項５１３に記載の薄膜トランジスタ基板。
【請求項１５】
絶縁基板上に、ゲート線、前記ゲート線と連結されているゲート電極、及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、
ゲート絶縁膜を形成する段階と、
半導体層を形成する段階と、
導電物質を積層しパターニングして、前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階と、
保護膜を形成する段階と、
前記ゲート絶縁膜と共に前記保護膜をパターニングして、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を各々露出する接触孔を形成する段階と、
透明導電膜を積層しパターニングして、前記接触孔を通じて前記ゲートパッド、前記データパッド、及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階と、を含み、
前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなる薄膜トランジスタ基板の製造方法。
【請求項１６】
前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、
前記接着層及びＡｇ層を連続蒸着する段階と、
前記Ａｇ層及び接着層を共に写真エッチングする段階と、
前記Ａｇ層上に前記保護層を蒸着する段階と、
前記保護層を写真エッチングする段階と、からなる、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、
前記接着層、Ａｇ層、及び保護層を連続蒸着する段階と、
前記保護層、Ａｇ層、及び接着層を共に写真エッチングする段階と、からなる、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１８】
前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚さが厚い第２部分、前記第１の厚さより厚さが薄い第３部分を有する感光膜パターンを利用する写真エッチング工程で共に形成する、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１９】
前記写真エッチング工程において、前記第１部分は前記ソース電極と前記ドレーン電極との間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成する、請求項１８に記載の薄膜トランジスタ基板の製造方法。
【請求項２０】
絶縁基板上に、ゲート線及びこれと連結されたゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体パターン半導体を形成する段階と、
前記ゲート絶縁膜上部に、互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されたデータ線を含むデータ配線を形成する段階と、
前記基板上に、赤、緑、青の顔料を含む感光性物質を利用して、前記データ配線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレーン電極を露出する第１開口部を形成する段階と、
前記赤、緑、青のカラーフィルターを覆う保護膜を積層する段階と、
前記保護膜をパターニングして前記ドレーン電極を露出する第１接触孔を前記第１開口部の内側に形成する段階と、
前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、を含み、
前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなる、薄膜トランジスタ基板の製造方法。
【請求項２１】
前記データ配線は、前記ゲート線または前記ゲート線と同一な層に形成されている維持電極線と重畳して維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含み、
前記赤、緑、青のカラーフィルターは前記維持蓄電器用導電体パターン導電体を露出する第２開口部を有し、
前記保護膜は、前記第２開口部の内側に形成され、前記維持蓄電器用導電体パターン導電体を露出する第２接触孔を有している、請求項２０に記載の薄膜トランジスタ基板の製造方法。
【請求項２２】
前記カラーフィルターの形成段階の以前に、窒化ケイ素または酸化ケイ素を用いて層間絶縁膜を形成する段階をさらに含む、請求項２０に記載の表示装置用薄膜トランジスタ基板の製造方法。
【請求項２３】
前記ソース電極及びドレーン電極の分離は、感光膜パターンを利用した写真エッチング工程によって行われ、前記感光膜パターンは、前記ソース電極とドレーン電極との間に位置し、第１の厚さを有する第１部分と前記第１の厚さより厚い第２の厚さを有する第２部分、及び前記第１及び第２の厚さより薄い厚さの第３部分を含む、請求項２０に記載の薄膜トランジスタ基板の製造方法。
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されている第１信号線と、
前記第１信号線上に形成されている第１絶縁膜と、
前記第１絶縁膜上に形成され、前記第１信号線と交差している第２信号線と、
前記第１信号線及び前記第２信号線と電気的に連結されている薄膜トランジスタと、
前記薄膜トランジスタ上に形成され、前記薄膜トランジスタの所定の電極を露出させる第１接触孔を有する第２絶縁膜と、
前記第２絶縁膜上に形成され、前記第１接触孔を通じて前記薄膜トランジスタの所定の電極と連結されている画素電極と、を含み、
前記第１信号線及び第２信号線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなる薄膜トランジスタ基板。
【請求項２】
前記接着層は、クロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなる、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記接着層はＭｏＷからなり、前記保護層はＩＺＯからなっている、請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記第１信号線と前記第２信号線が交差して定義する画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記第２絶縁膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項１に記載の薄膜トランジスタ基板。
【請求項５】
絶縁基板上に形成され、ゲート線及びこれと連結されたゲート電極を含むゲート配線と、
ゲート配線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体パターン半導体と、
前記半導体パターン半導体上に互いに分離されて形成され、同一層からなるソース電極及びドレーン電極、前記ソース電極と連結されて前記ゲート線と交差して画素領域を定義するデータ線を含むデータ配線と、
前記ドレーン電極を露出する第１接触孔を有する保護膜と、
前記保護膜上部に形成され、前記第１接触孔を通じて前記ドレーン電極と連結されている画素電極と、を含み、
前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている、薄膜トランジスタ基板。
【請求項６】
前記データ配線は前記ゲート線または前記ゲート線と同一な層に形成されている維持電極線と重なって維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含む、請求項５に記載の薄膜トランジスタ基板。
【請求項７】
前記維持蓄電器用導電体パターン導電体は前記ドレーン電極と連結されている、請求項６に記載の薄膜トランジスタ基板。
【請求項８】
前記保護膜はアクリル系の有機物質または４．０以下の誘電率を有する化学気相蒸着膜からなる、請求項５に記載の薄膜トランジスタ基板。
【請求項９】
前記チャンネル部を除いた前記半導体パターン半導体は、前記データ配線と同一な形態に形成されている、請求項５に記載の薄膜トランジスタ基板の製造方法。
【請求項１０】
前記画素領域に各々形成され、赤、緑、青の顔料を含む感光性物質からなっており、前記保護膜によって覆われている赤、緑、青のカラーフィルターをさらに含む、請求項５に記載の薄膜トランジスタ基板。
【請求項１１】
前記保護層は前記接着層及び前記Ａｇ層の側面まで覆っている、請求項５に記載の薄膜トランジスタ基板。
【請求項１２】
絶縁基板と、
前記基板上に形成され、ゲート線、ゲート電極、及びゲートパッドを含むゲート配線と、
前記ゲート配線上に形成され、少なくとも前記ゲートパッドを露出させる接触孔を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層パターンと、
前記半導体層パターン上に形成されている接触層抵抗性接触層パターンと、
前記接触層抵抗性接触層パターン上に形成され、前記接触層抵抗性接触層パターンと実質的に同一な形態を有しており、ソース電極、ドレーン電極、データ線、及びデータパッドを含むデータ配線と、
前記データ配線上に形成され、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を露出させる接触孔を有する保護膜と、
露出されている前記ゲートパッド、データパッド、及びドレーン電極と各々電気的に連結される透明電極層パターンと、を含み、
前記ゲート配線及び前記データ配線のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層の３重層からなっており、前記接着層はクロム、クロム合金、チタン、チタン合金、モリブデン、モリブデン合金、タリウム、タリウム合金のうちのいずれか一つからなり、前記Ａｇ層は銀または銀合金からなり、前記保護層はＩＺＯ、モリブデン、モリブデン合金、クロム、クロム合金のうちのいずれか一つからなっている、薄膜トランジスタ基板。
【請求項１３】
前記絶縁基板上の前記ゲート配線と同一層に形成されている保持容量線と、
前記保持容量線と重畳しており、前記半導体パターン半導体と同一な層に形成されている維持蓄電器用半導体パターンと、
前記維持蓄電器用半導体パターン上に形成されている維持蓄電器用接触層抵抗性接触層パターン、及び
前記維持蓄電器用接触層抵抗性接触層パターン上に形成されている維持蓄電器用導電体パターン導電体をさらに含み、
前記維持蓄電器用導電体パターン導電体は、前記透明電極パターンの一部と連結されている、請求項１３２に記載の薄膜トランジスタ基板。
【請求項１４】
前記維持蓄電器用接触層抵抗性接触層パターン及び前記維持蓄電器用導電体パターン導電体は、前記維持蓄電器用半導体パターン半導体と同一な平面的形状を有する、請求項５１３に記載の薄膜トランジスタ基板。
【請求項１５】
絶縁基板上に、ゲート線、前記ゲート線と連結されているゲート電極、及び前記ゲート線と連結されているゲートパッドを含むゲート配線を形成する段階と、
ゲート絶縁膜を形成する段階と、
半導体層を形成する段階と、
導電物質を積層しパターニングして、前記ゲート線と交差するデータ線、前記データ線と連結されているデータパッド、前記データ線と連結されて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階と、
保護膜を形成する段階と、
前記ゲート絶縁膜と共に前記保護膜をパターニングして、前記ゲートパッド、前記データパッド、及び前記ドレーン電極を各々露出する接触孔を形成する段階と、
透明導電膜を積層しパターニングして、前記接触孔を通じて前記ゲートパッド、前記データパッド、及び前記ドレーン電極と各々連結される補助ゲートパッド、補助データパッド及び画素電極を形成する段階と、を含み、
前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなる薄膜トランジスタ基板の製造方法。
【請求項１６】
前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、
前記接着層及びＡｇ層を連続蒸着する段階と、
前記Ａｇ層及び接着層を共に写真エッチングする段階と、
前記Ａｇ層上に前記保護層を蒸着する段階と、
前記保護層を写真エッチングする段階と、からなる、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階は、
前記接着層、Ａｇ層、及び保護層を連続蒸着する段階と、
前記保護層、Ａｇ層、及び接着層を共に写真エッチングする段階と、からなる、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１８】
前記データ配線及び前記半導体層は、第１部分、前記第１部分より厚さが厚い第２部分、前記第１の厚さより厚さが薄い第３部分を有する感光膜パターンを利用する写真エッチング工程で共に形成する、請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１９】
前記写真エッチング工程において、前記第１部分は前記ソース電極と前記ドレーン電極との間に位置するように形成し、前記第２部分は前記データ配線上部に位置するように形成する、請求項１８に記載の薄膜トランジスタ基板の製造方法。
【請求項２０】
絶縁基板上に、ゲート線及びこれと連結されたゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体パターン半導体を形成する段階と、
前記ゲート絶縁膜上部に、互いに分離されて形成され、同一層からなるソース電極及びドレーン電極と、前記ソース電極と連結されたデータ線を含むデータ配線を形成する段階と、
前記基板上に、赤、緑、青の顔料を含む感光性物質を利用して、前記データ配線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレーン電極を露出する第１開口部を形成する段階と、
前記赤、緑、青のカラーフィルターを覆う保護膜を積層する段階と、
前記保護膜をパターニングして前記ドレーン電極を露出する第１接触孔を前記第１開口部の内側に形成する段階と、
前記第１接触孔を通じて前記ドレーン電極と連結される画素電極を形成する段階と、を含み、
前記ゲート配線を形成する段階と前記データ配線を形成する段階のうちの少なくとも一つは、接着層、Ａｇ層、及び保護層を順に蒸着し、これらの三つの層をパターニングする段階からなる、薄膜トランジスタ基板の製造方法。
【請求項２１】
前記データ配線は、前記ゲート線または前記ゲート線と同一な層に形成されている維持電極線と重畳して維持蓄電器を形成する維持蓄電器用導電体パターン導電体をさらに含み、
前記赤、緑、青のカラーフィルターは前記維持蓄電器用導電体パターン導電体を露出する第２開口部を有し、
前記保護膜は、前記第２開口部の内側に形成され、前記維持蓄電器用導電体パターン導電体を露出する第２接触孔を有している、請求項２０に記載の薄膜トランジスタ基板の製造方法。
【請求項２２】
前記カラーフィルターの形成段階の以前に、窒化ケイ素または酸化ケイ素を用いて層間絶縁膜を形成する段階をさらに含む、請求項２０に記載の表示装置用薄膜トランジスタ基板の製造方法。
【請求項２３】
前記ソース電極及びドレーン電極の分離は、感光膜パターンを利用した写真エッチング工程によって行われ、前記感光膜パターンは、前記ソース電極とドレーン電極との間に位置し、第１の厚さを有する第１部分と前記第１の厚さより厚い第２の厚さを有する第２部分、及び前記第１及び第２の厚さより薄い厚さの第３部分を含む、請求項２０に記載の薄膜トランジスタ基板の製造方法。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２７Ａ】
【図２７Ｂ】
【図２８】
【図２９】
【図３０】
【図３１Ａ】
【図３１Ｂ】
【図３１Ｃ】
【図３２Ａ】
【図３２Ｂ】
【図３３Ａ】
【図３３Ｂ】
【図３３Ｃ】
【図３４Ａ】
【図３４Ｂ】
【図３５Ａ】
【図３５Ｂ】
【図３６Ａ】
【図３６Ｂ】
【図３７Ａ】
【図３７Ｂ】
【図３７Ｃ】
【図３８Ａ】
【図３８Ｂ】
【図３８Ｃ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１８Ａ】
【図１８Ｂ】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２７Ａ】
【図２７Ｂ】
【図２８】
【図２９】
【図３０】
【図３１Ａ】
【図３１Ｂ】
【図３１Ｃ】
【図３２Ａ】
【図３２Ｂ】
【図３３Ａ】
【図３３Ｂ】
【図３３Ｃ】
【図３４Ａ】
【図３４Ｂ】
【図３５Ａ】
【図３５Ｂ】
【図３６Ａ】
【図３６Ｂ】
【図３７Ａ】
【図３７Ｂ】
【図３７Ｃ】
【図３８Ａ】
【図３８Ｂ】
【図３８Ｃ】
【公表番号】特表２００５−５１３８０８（Ｐ２００５−５１３８０８Ａ）
【公表日】平成１７年５月１２日（２００５．５．１２）
【国際特許分類】
【出願番号】特願２００３−５５６８４８（Ｐ２００３−５５６８４８）
【出願日】平成１４年７月２６日（２００２．７．２６）
【国際出願番号】ＰＣＴ／ＫＲ２００２／００１４１７
【国際公開番号】ＷＯ２００３／０５６３８５
【国際公開日】平成１５年７月１０日（２００３．７．１０）
【出願人】（５９１０２８４５２）サムスン エレクトロニクス カンパニー リミテッド (2)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯＭＰＡＮＹ，ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
【公表日】平成１７年５月１２日（２００５．５．１２）
【国際特許分類】
【出願日】平成１４年７月２６日（２００２．７．２６）
【国際出願番号】ＰＣＴ／ＫＲ２００２／００１４１７
【国際公開番号】ＷＯ２００３／０５６３８５
【国際公開日】平成１５年７月１０日（２００３．７．１０）
【出願人】（５９１０２８４５２）サムスン エレクトロニクス カンパニー リミテッド (2)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯＭＰＡＮＹ，ＬＩＭＩＴＥＤ
【Ｆターム（参考）】
[ Back to top ]