【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものと
して、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を
有するアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線
上の第１の絶縁層と、前記第１の絶縁膜上の半導体層と、前記半導体膜上の第２の絶縁層
と、前記第２の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前
記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを
特徴としている。 （もっと読む）

【課題】消去電圧を低減させることができる半導体記憶装置を提供することを課題とする。
【解決手段】チャネル形成領域を有する半導体膜と、半導体膜のチャネル形成領域上に、第１の絶縁層、浮遊ゲート電極、第２の絶縁層、制御ゲート電極を設ける。浮遊ゲート電極材料には、半導体基板よりも仕事関数があまり大きくならない窒化チタンとすることにより、消去電圧低減を図ったものである。なお、上記窒化チタンのチタン組成比は、低消費電力化及び誤書き換え耐性の観点から５６ａｔｏｍｉｃ％以上７５ａｔｏｍｉｃ％以下がよい。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に形成された絶縁膜、半導体膜又は導電膜上に接して第１の膜を形成する工程と、第１の膜上に第１のマスク材料を含有する溶液を吐出して第１の膜上に第１のマスクを形成する工程と、第１のマスクを用いて第１の膜をパターニングして絶縁膜、半導体膜又は導電膜表面上に塗れ性の低い領域と塗れ性の高い領域を形成する工程と、第１のマスクを除去する工程と、塗れ性の低い領域に挟まれた塗れ性の高い領域に、第２のマスク材料を含有する溶液を吐出して第２のマスクを形成する工程と、第２のマスクを用いて、パターニングされた第１の膜をエッチングするとともに絶縁膜、半導体膜又は導電膜をエッチングする。 （もっと読む）

【課題】長い期間においてデータの保持が可能な記憶装置を提供する。
【解決手段】記憶素子と、上記記憶素子における電荷の供給、保持、放出を制御するためのスイッチング素子として機能するトランジスタとを有する。上記トランジスタは、通常のゲート電極の他に、閾値電圧を制御するための第２のゲート電極が備えられており、また、活性層に酸化物半導体を含むためにオフ電流が極めて低い。上記記憶装置では、絶縁膜に囲まれたフローティングゲートに高電圧で電荷を注入するのではなく、オフ電流の極めて低いトランジスタを介して記憶素子の電荷量を制御することで、データの記憶を行う。 （もっと読む）

【課題】トランジスタ特性が変化しにくい薄膜トランジスタを容易に作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、駆動トランジスタ６の第１ゲート電極６ａとスイッチトランジスタ５の第２遮光膜５ｅを形成する工程と、スイッチトランジスタ５の第２ゲート電極５ａと駆動トランジスタ６の第１遮光膜６ｅを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、ゲート電極（６ａ、５ａ）と遮光膜（６ｅ、５ｅ）を形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】多結晶シリコン半導体素子及びその製造方法を提供する。
【解決手段】ゲート共通化ラインに存在するシリコン物質層による寄生キャパシタンスを減少させるために、製造工程中にゲート以外の他の部分の不要なシリコン物質を除去する。シリコン物質層は、ゲートの下部のみに局地的に存在し、したがって、寄生キャパシタンスの減少によって信号遅延が抑制されて良好な電気的特性を有する薄膜トランジスタの多結晶シリコン半導体素子が得られる。 （もっと読む）

【課題】トランジスタ特性が変動しにくい薄膜トランジスタを容易に作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、基板１０と第１絶縁膜１１の間に駆動トランジスタ６の第１ゲート電極６ａとスイッチトランジスタ５の第２遮光膜５ｅを形成する工程と、第２絶縁膜１２とパッシベーション膜１４の間にスイッチトランジスタ５の第２ゲート電極５ａと駆動トランジスタ６の第１遮光膜６ｅを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、ゲート電極（６ａ、５ａ）と遮光膜６ｅ（５ｅ）を形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】薄膜トランジスタの特性を均一に確保できる結晶化用光マスク及びそれを利用した薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】本発明による結晶化用光マスクは、スリットが一定に配列されている一つ以上のスリット領域を含み、前記スリットはマスクの移動方向に対し一定角度で傾斜して設けられ、スリット領域は、第１の長さを有する第１部分と第１の長さよりも長い第２の長さを有する第２部分とを含む。 （もっと読む）

【課題】軽量、薄型、小型であり、かつ読み込んだ画像に明るさのむらが生じないエリアセンサ及びエリアセンサを備えた表示装置を提供する。
【解決手段】エリアセンサが有する画素は、光源としてのＥＬ（エレクトロルミネッセンス）素子と、光電変換素子としてのフォトダイオードと複数のＴＦＴをそれぞれ有しており、ＥＬ素子とフォトダイオードの動作をＴＦＴで制御していることを特徴とするエリアセンサ及びエリアセンサを備えた表示装置。 （もっと読む）

【課題】トランジスタ特性が変動しにくい薄膜トランジスタを容易に作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、駆動トランジスタ６の第１ゲート電極６ａとスイッチトランジスタ５の第２遮光膜５ｅを形成する工程と、スイッチトランジスタ５の第２ゲート電極５ａと駆動トランジスタ６の第１遮光膜６ｅを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、ゲート電極（６ａ、５ａ）と遮光膜（６ｅ、５ｅ）を形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】トランジスタ特性が変化しにくい薄膜トランジスタを容易に作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、駆動トランジスタ６の第１ゲート電極６ａとスイッチトランジスタ５の第２遮光膜５ｅを形成する工程と、スイッチトランジスタ５の第２ゲート電極５ａと駆動トランジスタ６の第１遮光膜６ｅを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、ゲート電極（６ａ、５ａ）と遮光膜（６ｅ５ｅ）を形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】薄膜トランジスタを作製する際、従来のＣＶＤ法により形成される膜よりも高品
質の膜を形成すること、熱酸化法で形成される膜と同等又はそれ以上の品質の膜を基板に
影響を及ぼさない温度で形成することを目的とする。
【解決手段】ガラス基板、所定のパターンに形成された非晶質シリコンを含む半導体膜、
ゲート電極及び該ゲート電極から延びた配線、ゲート絶縁膜となる絶縁膜、保護膜の少な
くとも一つに対し、ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度と
し、低電子温度且つ高電子密度でプラズマ酸化又はプラズマ窒化をおこなう。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】配線の形成方法及び配線を有する表示装置の形成方法は、基板上若しくは回路素子上に設けられた第１の金属拡散防止膜上に、金属シード層をＣＶＤ法により形成し、フォトレジストマスクを用いて選択的に無電解メッキ法、又は電解メッキ法により、金属配線層を形成し、金属シード層及び第１の金属拡散防止膜の不要領域除去と、金属シード層及び金属配線層及び第１の金属拡散防止膜の側面を含む表面を覆うように無電解メッキ法による第２の金属拡散防止膜の選択的な形成とにより配線及び電極を形成する。 （もっと読む）

【課題】トランジスタ特性が変動しにくい薄膜トランジスタを容易に作り分けること。
【解決手段】ボトムゲート構造の第１薄膜トランジスタである駆動トランジスタ６と、トップゲート構造の第２薄膜トランジスタであるスイッチトランジスタ５とを形成する際、駆動トランジスタ６の第１ゲート電極６ａとスイッチトランジスタ５の第２遮光膜５ｅを形成する工程と、スイッチトランジスタ５の第２ゲート電極５ａと駆動トランジスタ６の第１遮光膜６ｅを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、ゲート電極（６ａ、５ａ）と遮光膜（６ｅ、５ｅ）を形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分けることを可能にした。 （もっと読む）

【課題】広視野角の液晶表示装置を得る。
【解決手段】薄膜トランジスタを覆う平坦化絶縁膜18上に液晶駆動用の画素電極19、画素電極19の上にはラビング処理を施さない垂直配向膜31が形成され、共通電極23中には電極不在部である配向制御窓24、共通電極23上にはラビング処理を施さない垂直配向膜32が形成されている。負の誘電率異方性を有する液晶はプレチルトを有することなく法線方向に初配向制御され、電圧印加により、画素電極19端及び配向制御窓24端における斜め電界に傾斜方向が制御され、画素分割が行われる。画素間のブラックマトリクスが省略されてＴＦＴに対応する領域のみ遮光膜21BLが形成され、光リーク電流を防いでいる。 （もっと読む）

【課題】信号書き込み時間が長くなることを防ぎながら、信号振幅値が大きく、かつ、入出力関係が線形で動作する範囲を大きくすることが出来る半導体装置およびその駆動方法を提供する。
【解決手段】増幅用トランジスタ１０１及びバイアス用トランジスタ１０２を有する半導体装置において、放電用トランジスタ１０８を設けて、プリ放電を行う。または、増幅用トランジスタ１０１及びバイアス用トランジスタ１０２を有する半導体装置において、バイアス用トランジスタ１０２に接続されたバイアス側電源線１０４の電位を、増幅用トランジスタに接続された増幅側電源線１０３の電位に近づけることにより、プリ放電を行う。 （もっと読む）

【課題】画質が明るく安価な発光装置およびそれを用いた電気器具を提供する。
【解決手段】同一の絶縁体上に画素部および駆動回路を含む発光装置において、画素部および駆動回路は全てｎチャネル型の半導体素子で形成され、製造工程が簡略化されている。また、画素部に設けられた発光素子は、絶縁体から遠ざかる方向に放射されるため、ほぼ画素電極（ＥＬ素子の陰極に相当する）全体が有効発光領域となる、従って、画素電極の面積を有効に活用した表示領域とすることができ、画質が明るく安価な発光装置が得られる。 （もっと読む）

【課題】デジタル階調と時間階調とを組み合わせた駆動方法において、アドレス期間よりも短いサステイン期間を有する場合にも正常に画像（映像）の表示が可能であり、ＥＬ駆動用トランジスタが、劣化によりノーマリーオンとなった場合にも、信号線の電位を変えて動作を補償することの出来る画素を提供することを課題とする。
【解決手段】消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 （もっと読む）

【課題】トランジスタが有するしきい値相当分の電圧／電流のロスを低減し、プロセスの簡略化、及び回路構成の簡素化を目的とした整流特性を有する半導体装置（ＲＦＩＤ）を提供する。
【解決手段】無線によりデータの交信が可能な半導体装置（ＲＦＩＤ）を構成する素子に整流回路を設ける。整流回路において、電波を受信するアンテナと整流回路のトランジスタのゲートとドレイン端子との間に、コイルを重ねて配置することで、電波を受信するアンテナとコイルの結合を利用して、ダイオード単体と比較しダイオードとコイルが出力する電圧を大きくし、整流効率を向上させる。 （もっと読む）

【課題】非晶質上に低コストで高性能な半導体装置を形成する技術を提供する。
【解決手段】ＧｅがＳｉ濃度よりも高濃度に含まれた疑似Ｇｅ領域（２）を含有し、該領域のＧｅ濃度は初期ＳｉＧｅ薄膜中のＧｅ濃度よりも高濃度であり、リボン形状をした結晶粒（１）は、互いに平行で且つ直線状に配置している疑似Ｇｅ領域（２）に挟まれる構造を有し、結晶粒（１）内においてＧｅ濃度はＳｉ濃度よりも低濃度であり、且つ結晶粒（１）内のＧｅ濃度は初期ＳｉＧｅ薄膜中のＧｅ濃度よりも低濃度であり、さらに各々の結晶粒（１）は相互に同一の方位を有する結晶粒から成っていることを特徴とする非晶質上の半導体薄膜からなる半導体装置。 （もっと読む）