【課題】磁気光学層／圧電層／薄膜トランジスタ回路層の順の積層構造であって、圧電体に含まれている重金属イオンによる半導体の汚染を防いで半導体の特性劣化を防止し、電極材料である白金族元素の触媒作用による圧電体の特性劣化が生じないようにする。
【解決手段】基板１６上に、磁気光学層１０、圧電層１２、薄膜トランジスタ回路層１４が、その順序で積層形成されている構造において、圧電層は、圧電体の磁気光学層側に共通電極２４を、薄膜トランジスタ回路層側に各画素決定要素毎に分離された白金族元素からなる個別電極２６を対設した構造であり、個別電極を覆い個別電極同士の間隙を埋めるように薄膜トランジスタ回路層との間に、圧電材料に含まれている重金属イオンのバリアとなり、白金族元素の触媒作用で酸欠になった圧電材料に酸素を供給する絶縁性酸化物を個別電極側から見て圧電層と対峙するように全面ベタ成膜したキャップ膜３０を設ける。 （もっと読む）

【課題】本質的に位置合わせ精度に誤差が存在する場合に、高抵抗領域の寸法の誤差による影響を抑制する。
【解決手段】２つのソース領域１０５と１０８、さらに１つのドレイン領域１０７を備えた活性層を有し、ドレイン領域に隣接して高抵抗領域１１３と１１４を備えている。このような構成とすることにより、高抵抗領域１１３と１１４の寸法にズレが生じても、その影響がソース領域に加えられる信号電圧の極性が反転した場合に現れることを抑制することができる。即ち、ソースからドレイン及びドレインからソースへの経路の対称性を保持することができる。 （もっと読む）

【課題】動作性能及び信頼性を大幅に向上することができる半導体装置を提供することを課題とする。
【解決手段】シリコン基板上に設けられた酸化シリコン膜と、単結晶シリコン基板の一部よりなりＴＦＴの活性層となる島状シリコン層を熱酸化して得られ、酸化シリコン膜に貼り合わせ界面にて貼り合わせて設けられた酸化シリコン膜と、活性層を熱酸化して設けられた他の面の酸化シリコン膜とにより取り囲まれた活性層と、活性層上に設けられたゲート電極と、を有する半導体装置を提供する。 （もっと読む）

【課題】単結晶半導体層の結晶欠陥が低減されたＳＯＩ基板の作製方法を提供する。
【解決手段】単結晶半導体基板と、単結晶半導体基板から分離した単結晶半導体層が設けられた半導体基板と、の表面に、ハロゲンを含有する酸化膜を形成することで、基板表面又は内部に存在する不純物を減少させる。また、半導体基板上に設けられた単結晶半導体層に、レーザ光を照射することで、単結晶半導体層の結晶性を向上させ、平坦性を回復する。 （もっと読む）

【課題】結晶欠陥が存在する単結晶半導体基板を用いたとしても単結晶半導体層の結晶欠陥が低減されたＳＯＩ基板の作製方法を提供することを目的の一とする。
【解決手段】単結晶半導体基板に第１の酸化膜を形成し、第１の酸化膜を除去し、第１の酸化膜が除去された単結晶半導体基板の表面に対してレーザ光を照射し、単結晶半導体基板に第２の酸化膜を形成し、第２の酸化膜を介して単結晶半導体基板にイオンを照射することにより、単結晶半導体基板中に脆化領域を形成し、第２の酸化膜と半導体基板とが向かい合うように接着させ、熱処理を行うことにより、脆化領域において単結晶半導体基板を分割して、単結晶半導体層が接着された半導体基板を得る。 （もっと読む）

【課題】動作性能および信頼性の高い半導体装置の作製方法の提供を課題とする。
【解決手段】単結晶シリコン薄膜を熱酸化膜からなる第１の酸化シリコン上に有し、第１の酸化シリコンを第２の酸化シリコン上に有し、第２の酸化シリコンを表面上に有する単結晶シリコン基板を用いる半導体装置の作製方法であって、単結晶シリコン薄膜から複数の島状シリコン層を形成し、複数の島状シリコン層の側面に熱酸化により第３の酸化シリコン膜を形成し、複数の島状シリコン層上にポリシリコンでなるゲート電極を形成し、ゲート電極の側面にサイドウォールを形成し、複数の島状シリコン層にソース領域及びドレイン領域を形成し、ゲート電極、ソース領域、ドレイン領域に金属膜を形成し、加熱してゲート電極、ソース領域、ドレイン領域にシリサイドを形成し、複数の島状シリコン層を覆って、層間絶縁膜を形成する半導体装置の作製方法を提供する。 （もっと読む）

【課題】結晶欠陥が存在する単結晶半導体基板を用いる場合においても優れた特性のＳＯＩ基板を提供することを目的の一とする。また、このようなＳＯＩ基板を用いた半導体装置を提供することを目的の一とする。
【解決手段】単結晶半導体基板の一表面に、エピタキシャル成長法による単結晶半導体層を形成し、単結晶半導体層に第１の熱酸化処理を施して第１の酸化膜を形成し、第１の酸化膜の表面に対してイオンを照射することにより、単結晶半導体層にイオンを導入し、第１の酸化膜を介して、単結晶半導体層とベース基板を貼り合わせ、熱処理を施すことにより、イオンが導入された領域において単結晶半導体層を分離して、ベース基板上に単結晶半導体層の一部を残存させ、ベース基板上に残存した単結晶半導体層に対してレーザ光を照射し、ベース基板上に残存した単結晶半導体層に第２の熱酸化処理を施して第２の酸化膜を形成した後、該第２の酸化膜を除去する。 （もっと読む）

【課題】結晶欠陥が存在する単結晶半導体基板を用いたとしても単結晶半導体層の結晶欠陥が低減されたＳＯＩ基板の作製方法を提供することを目的の一とする。
【解決手段】単結晶半導体基板上にエピタキシャル成長法を用いて欠陥が極めて少ない単結晶半導体層を形成した後に、熱酸化処理により単結晶半導体基板に酸化膜を形成し、酸化膜を介して単結晶半導体基板にイオンを導入する。イオンを導入した単結晶半導体基板と半導体基板を貼り合わせ、熱処理により分離した後に、半導体基板上に設けられた単結晶半導体層に平坦化処理を行う。 （もっと読む）

【課題】ＳＯＩ技術で形成された単結晶シリコン薄膜から応力に起因する準位や欠陥を除去するための方法を提供する。
【解決手段】まずＳｍａｒｔ−ＣｕｔやＥＬＴＲＡＮといった代表的な貼り合わせＳＯＩ技術を用いて単結晶シリコン薄膜１０６を形成する。次に単結晶シリコン薄膜１０６をパターニングして島状シリコン層１０８とした後、ハロゲン元素を含む酸化性雰囲気中で熱酸化処理を行うことで、トラップ準位や欠陥の除去された島状シリコン層１０９を得る。 （もっと読む）

【課題】信頼性の高い半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上の第１の酸化シリコン膜と、第１の酸化シリコン膜上の第２の酸化シリコン膜と、第２の酸化シリコン膜上のチャネル形成領域、シリサイドを有するソース領域及びドレイン領域を有する島状の単結晶シリコン薄膜と、チャネル形成領域上の熱酸化膜でなるゲート絶縁膜と、ゲート絶縁膜上の、上面にシリサイドが形成されたポリシリコンでなるゲート電極と、ゲート電極の側面に形成されたサイドウォールとを有し、第１の酸化シリコン膜は第２の酸化シリコン膜より薄く、ゲート電極、サイドウォール及び島状の単結晶シリコン薄膜を覆い、ソース領域及びドレイン領域と接する窒化シリコンからなる層間絶縁膜を有する半導体装置を提供する。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】複数の単結晶半導体基板をガラスを例とする大判支持基板に貼り合わせを行う際に、効果的な位置あわせ方法を提案する。また、同工程の際に、貼り合わせ界面の異物の付着を低減する方法を提案する。
【解決手段】複数の単結晶半導体基板を、対応するトレイに基板表面を鉛直下向きとして配置し、大判支持基板を該基板の表面を鉛直上向きとして配置する。次に単結晶半導体基板をトレイから離間し、単結晶半導体基板の側面を支持しつつ該基板の一部に圧力を加え、単結晶半導体基板と大判支持基板の表面との貼り合わせを行なう。またこのような処理に必要な、単結晶半導体基板の背面を持着し該基板表面を鉛直下向きにして保持し、該基板の側面部を支持するステージと、大判支持基板の表面を鉛直上向きにして持着するステージと、を近接させ、単結晶半導体基板の背面の一部に圧力を加える圧力付加機構とを有する装置を提案する。 （もっと読む）

【課題】薄膜トランジスタのオン電流及びオフ電流に係る問題点を解決する。また、高速動作が可能な薄膜トランジスタを提供する。
【解決手段】ゲート絶縁層を介してゲート電極と重畳するドナーとなる不純物元素を添加した半導体層と、ドナーとなる不純物元素を添加した半導体層上に重ねて設けられたバッファ層と、バッファ層の上面と、バッファ層及びドナーとなる不純物元素を添加した半導体層の側面を被覆する非晶質半導体層と、一端部がバッファ層と重なり、非晶質半導体層上に設けられ、ソース領域及びドレイン領域を形成する一導電型を付与する不純物元素を添加した一対の不純物半導体層とを有し、バッファ層の膜厚が、非晶質半導体層の膜厚よりも厚い薄膜トランジスタである。 （もっと読む）

【課題】単結晶半導体薄膜又は実質的な単結晶半導体薄膜をチャネル形成領域として有する高性能な半導体装置を提供する。
【解決手段】高さが最大値から最大値と最小値の差分の１／２を示す領域の占める割合が、２９〜７２％である表面形状を持つ結晶性半導体薄膜を有する半導体装置。 （もっと読む）

【課題】発光装置の信号線の電位の振幅を小さく抑えつつ、走査線駆動回路に過大な負荷がかかるのを防ぐ。
【解決手段】発光素子と、第１の電位を有する第１の電源線と、第２の電位を有する第２の電源線と、第１の電源線と発光素子の接続を制御する第１のトランジスタと、ビデオ信号に従って第２の電源線から与えられる第２の電位を出力するか否かが制御される第２のトランジスタと、第１の電源線から与えられる第１の電位、または第２のトランジスタの出力のいずれか一方を選択するスイッチング素子と、スイッチング素子によって選択された第１の電位または第２のトランジスタの出力のいずれか一方を、第１のトランジスタのゲート電極に与えるか否かを選択する第３のトランジスタと、を有する。 （もっと読む）

【課題】比較的低温下で、結晶粒や成長方向の制御を確実に行うことができ、これにより半導体特性に優れたポリシリコン層を効率よく形成可能なシリコンの結晶化方法、熱処理を施すことにより良好な結晶化がなされる非晶質部を備える接合体、前記結晶化方法により形成された半導体部を備える半導体装置を製造する方法、および、この方法により製造された半導体装置を提供すること。
【解決手段】本発明のシリコンの結晶化方法は、ａ−Ｓｉ膜３０ａ（非晶質部）と、ｃ−Ｓｉの種結晶３０ｃとを用意する工程と、ａ−Ｓｉ膜３０ａの表面と種結晶３０ｃの表面に、それぞれエネルギーを付与する工程と、ａ−Ｓｉ膜３０ａと種結晶３０ｃとを接合し接合体３０５を得る工程と、接合体３０５を加熱することにより、ａ−Ｓｉ膜３０ａを結晶化する工程とを有する。これにより、ａ−Ｓｉ膜３０ａと種結晶３０ｃとの接合界面が成長核となって結晶化が進行する。 （もっと読む）

【課題】低濃度不純物領域（ＬＤＤ領域）及び高濃度不純物領域を有する薄膜トランジスタを製造する際に、その製造工程数を低減させるととともに、複雑な制御を行うことなく簡易かつ低コストに製造する。
【解決方法】基板上に順次半導体層、ゲート絶縁膜及びゲート電極を形成し、前記ゲート電極のみをマスクとして前記ゲート絶縁膜を選択的にエッチングし、前記半導体層の表面を部分的に露出させる。その後、前記ゲート電極をマスクとして前記半導体層の前記露出した表面に対してイオン注入を行い、前記半導体層の厚さ方向において互いに隣接した低濃度不純物領域及び高濃度不純物領域を形成し、縦型ＬＤＤ構造の薄膜トランジスタを形成する。 （もっと読む）

【課題】ＴＦＴに適したＳＯＩ基板およびその作製方法を提供する。またＳＯＩ基板を用いて信頼性の高い半導体装置及びその作製方法を提供する。
【解決手段】ＳＩＭＯＸ、ＥＬＴＲＡＮ、Ｓｍａｒｔ−Ｃｕｔに代表される技術を用いてＳＯＩ基板を作製するにあたって、主表面（結晶面）が｛１１０｝面である単結晶半導体基板を用いる。その様なＳＯＩ基板は下地となる埋め込み絶縁層と単結晶シリコン層との密着性が高く、信頼性の高い半導体装置を実現することが可能となる。 （もっと読む）

【課題】表示装置において、表示素子に電流を供給するトランジスタの特性が画素ごとにばらつくことによって生ずる輝度ムラが、表示装置の画質向上の足かせとなっていた。
【解決手段】ソース信号線より画素に入力される映像信号は、表示素子に電流を供給するためのトランジスタをダイオード接続とし、当該ダイオード接続されたトランジスタのゲートに所望の電位が印加される。ここで、ダイオード接続したトランジスタにおいて、そのソース・ドレイン間には、トランジスタのしきい値電圧に応じた電位差を取得する。その結果、駆動用トランジスタのゲート電極には、映像信号にしきい値電圧に応じた電位差のオフセットをかけた電位を印加することができる。 （もっと読む）

【課題】複雑な工程を経ることなく不揮発性半導体記憶素子を製造する。
【解決手段】不揮発性半導体記憶素子１０は、絶縁基板１１と、絶縁基板１１上に設けられ、ソース領域１３ｓ、チャネル領域１３ｃ、及びドレイン領域１３ｄが形成された半導体層１３と、半導体層１３を覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４内に、半導体層１３のチャネル領域１３ｃに対応するように埋設されたメモリ用金属粒子層１５と、ゲート絶縁膜１４上に、半導体層１３のチャネル領域１３ｃに対応するように設けられたゲート電極１６と、を備える。 （もっと読む）