【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、デバイス特性を劣化させることなく、且つ、既存の製造工程になじみやすい工程によりフェルミレベルピンニングを除去する。
【解決手段】 Ｈｆを構成元素として含む高誘電体膜３と多結晶シリコンまたは金属シリサイドからなるゲート電極５との間に、ゲート電極５のバンドギャップ内にフェルミレベルピンニングを発生させる準位を発生させない程度にゲート電極５との再ネットワークの構造緩和ができるアモルファス構造のＳｉＯ₂ 膜４を介在させる。 （もっと読む）

【課題】高耐圧電界効果トランジスタのキンク現象を抑制または防止する。
【解決手段】高耐圧ｐＭＩＳＱＨｐ１のチャネル領域のゲート幅方向の両端の溝型の分離部３と半導体基板１Ｓとの境界領域に、高耐圧ｐＭＩＳＱＨｐ１のソースおよびドレイン用のｐ^＋型の半導体領域Ｐ１，Ｐ１とは逆の導電型のｎ^＋型の半導体領域ＮＶｋを、高耐圧ｐＭＩＳＱＨｐ１の電界緩和機能を持つｐ⁻型の半導体領域ＰＶ１，ＰＶ１（特にドレイン側）に接しないように、そのｐ⁻型の半導体領域ＰＶ１，ＰＶ１から離れた位置に形成する。このｎ^＋型の半導体領域ＮＶｋは、溝型の分離部３よりも深い位置まで延在されている。 （もっと読む）

【課題】 従来の半導体装置、例えば、ＭＯＳトランジスタでは、バックゲート領域の不純物濃度、その拡散形状により、寄生トランジスタ動作し易いという問題がった。
【解決手段】 本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層４には、バックゲート領域としてのＰ型の拡散層５と、ドレイン領域としてのＮ型の拡散層８とが形成されている。Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。Ｐ型の拡散層６は、コンタクトホール１５の形状に合わせて、２回のイオン注入工程により形成され、その表面部と深部との不純物濃度が調整されている。この構造により、デバイスサイズが縮小され、寄生ＮＰＮトランジスタ動作が抑止されている。 （もっと読む）

【課題】トレンチ型ＤＲＡＭにおいてさらなる高集積化を実現する電界効果トランジスタとそれを用いた半導体記憶装置及びそれらの形成製造方法を提供する。
【解決手段】基板に、第１導電型の一方のソース・ドレイン領域１４と、チャネル形成領域となる第２導電型の半導体層１６と、ゲート絶縁膜１８と、ゲート電極１９とを含んで積層されてなる積層体が形成されており、さらに、基板に、一方のソース・ドレイン領域及１４及びゲート電極１９から絶縁され、半導体層１６の側面に接して第１導電型の他方のソース・ドレイン領域１０ｃが形成された電界効果トランジスタとする。また、上記の一方のソース・ドレイン領域１４に接続してメモリキャパシタの記憶ノード電極が接続された構成とする。 （もっと読む）

【課題】 半導体基板表面の堆積酸化膜を、高品質、高性能に改質する方法を提供する。
【解決手段】 図１（ａ）に示すように、被処理用シリコン基板１に二酸化シリコン膜２を形成して、その被処理用シリコン基板１および該二酸化シリコン膜２を処理槽３内の共沸硝酸（沸点１２０．７℃、濃度６８質量％）４などに約１時間浸漬、あるいは酸化性の蒸気への曝露処理をする。これにより、該被処理用シリコン基板１の表面に、通常の高温熱酸化法で形成した二酸化シリコン膜の特性と遜色のない二酸化シリコン膜が容易に形成できる。 （もっと読む）

【課題】 誘電体膜の形成方法に関し、ＳｉＯ₂ 膜の表面に高濃度で均一かつ急峻なＳｉＮ膜を任意の膜厚に形成する。
【解決手段】 基板１上に直接、ＳｉＮ膜２を堆積したのち、酸素イオン３によるスパッタエッチングでＳｉＮ膜２を薄膜化するとともに、その際の酸素イオン３の照射エネルギー、ＳｉＮ膜２表面への入射角度、及びドーズ量を制御することによって、堆積したＳｉＮ膜２中の窒素と照射で注入される酸素の置換を引き起こして基板１との界面側に酸化珪素膜４を形成することによって、表面側を極薄いＳｉＮ膜２としたＳｉＮ／酸化珪素積層構造を形成する。 （もっと読む）

【課題】ＧＩＤＬを防止して耐圧特性が向上したＭＯＳ電界効果トランジスタを提供する。
【解決手段】半導体基板の所定領域に配置されて活性領域を限定する素子分離領域を含み、活性領域内でチャンネル領域を介在してソース領域及びドレイン領域が互いに離隔されて形成されており、ソース領域とドレイン領域間の活性領域上にゲート電極が形成されており、活性領域とゲート電極との間にゲート絶縁膜が形成されているトランジスタ。ゲート絶縁膜は、ゲート電極の中央下部に位置する中央ゲート絶縁膜とゲート電極のエッジ下部に位置して底が中央ゲート絶縁膜の底と同じレベルであるが、上部面が中央ゲート絶縁膜の上部面より高く突出されたエッジゲート絶縁膜を含む。 （もっと読む）

【課題】トレンチ分離領域を有するＭＯＳ電界効果トランジスタ及びその製造方法を提供する。
【解決手段】半導体基板の所定領域に活性領域を画成するトレンチ分離領域が配置されており、活性領域内でチャンネル領域をはさんで互いに離隔されているソース領域及びドレイン領域が形成され、ソース領域とドレイン領域との間のチャンネル領域上を横切って形成されるゲート電極が形成され、ゲート電極とチャンネル領域との間にゲート絶縁膜が形成され、トレンチ分離領域と活性領域との境界付近でゲート電極下部に位置し、ゲート絶縁膜に比べて厚くエッジ絶縁膜が形成されているトランジスタである。 （もっと読む）

【課題】高い精度で電子の転送が可能でより高温で動作可能であり、かつより容易に製造ができる半導体装置を提供する。
【解決手段】半導体層１０１と、半導体層１０１の表面より形成されたｐ型領域１０２と、半導体層１０１の表面よりｐ型領域１０２と離間して形成されたｎ型領域１０３と、半導体層１０１の表面に形成されたゲート絶縁層１０４と、ｐ型領域１０２とｎ型領域１０３との間のゲート絶縁層１０４の上に形成されたゲート１０５とを備える。加えて、ｐ型領域１０２とｎ型領域１０３とに挟まれた半導体層１０１の表面より３０ｎｍ以内の領域に導入された１個の不純物１０６を備えている。不純物１０６は、ｐ型領域１０２とｎ型領域１０３とに挟まれたチャネル領域に導入されている。 （もっと読む）

【課題】 格子間のシリコンによるキャリア移動度の劣化を抑制し、トランジスタ性能を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 Ｓｉ基板５上にゲート絶縁膜３を形成する前の工程でＳｉ基板５の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により成膜する。 （もっと読む）

パワーＭＯＳＦＥＴのゲート電極（７）とｎ^＋型ドレイン領域（１５）との間に介在するオフセットドレイン領域を二重オフセット構造とし、ゲート電極（７）に最も近いｎ⁻型オフセットドレイン領域（９）の不純物濃度を相対的に低く、ゲート電極（７）から離間したｎ型オフセットドレイン領域（１３）の不純物濃度を相対的に高くする。これにより、従来は互いにトレードオフの関係にあったオン抵抗（Ｒｏｎ）と帰還容量（Ｃｇｄ）を共に小さくすることができるので、増幅素子をシリコンパワーＭＯＳＦＥＴで構成したＲＦパワーモジュールの小型化と電力付加効率の向上を図ることができる。
（もっと読む）

【課題】 薄膜化しても、半導体装置に優れた電気的特性を付与できる良質なゲート絶縁膜を製造する。
【解決手段】 プラズマ処理装置の処理室内で、被処理体表面のシリコンに酸素含有プラズマを作用させてシリコン酸化膜を形成する酸化処理工程を含むゲート絶縁膜の製造方法であって、前記酸化処理工程における処理温度は６００℃超１０００℃以下であり、前記酸素含有プラズマは、少なくとも希ガスと酸素ガスとを含む酸素含有処理ガスを前記処理室内に導入するとともに、アンテナを介して該処理室内に高周波またはマイクロ波を導入することによって形成される前記酸素含有処理ガスのプラズマであることを特徴とする、ゲート絶縁膜の製造方法。 （もっと読む）

【課題】微細化および高集積化が可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１上にマスク層１２を形成する工程と、半導体基板１１をマスク層１２をマスクとしてエッチングし、半導体基板１１に半導体柱１３を形成する工程と、半導体基板１１に不純物を導入し、半導体基板１１内で半導体柱１３の下に第１ソース／ドレイン領域１６を形成する工程と、半導体基板１１上で半導体柱１３の側面に接しかつ囲むようにゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４の側面上にゲート電極１７を形成する工程と、ゲート電極１７上で半導体柱１３の側面に接しかつ囲むように第１絶縁層１８を形成する工程と、第１絶縁層１８に不純物を導入し、第１絶縁層１８の側面の半導体柱１３に第２ソース／ドレイン領域１９を形成する工程とを含む。 （もっと読む）

【課題】 酸化種の拡散による応力の発生を抑制してリーク電流の更なる低減を図る。
【解決手段】 半導体基板上に、隣接する素子を電気的に分離するための素子分離領域１０４としてトレンチ形状の埋め込み絶縁領域を形成した後、全面にシリコン酸化膜１０９を形成する。さらに、シリコン酸化膜１０９上にシリコン窒化膜１１０を形成し、そのシリコン窒化膜１１０全体を酸化することでシリコン酸化膜を得る。 （もっと読む）

【課題】 本発明は不揮発性メモリ装置及び製造方法を提供する。
【解決手段】本発明の製造方法によると、セル領域、高電圧領域、低電圧領域を有する半導体基板において、セル領域と高電圧領域の素子分離膜の一部とを露出させるマスクを用いる。前記マスクを利用すると、セル領域にスレッショルド電圧調節不純物イオンを注入する段階と、高電圧領域の素子分離膜にチャネルスドーピング不純物イオンを注入する段階と、セル領域に低電圧ゲート導電膜と低電圧ゲート絶縁膜とを除去する段階などとを併合して進行することができる。 （もっと読む）

【課題】 ゲート電極にオーバーラップした低濃度拡散層からなる電界緩和層を有する高耐圧ＭＯＳトランジスタ及びその製造方法を提供すること。
【解決手段】 ゲート電極１０６は、チャネル領域上に延在する面状部分１０６−４を含む第１領域と、ストライプ形状部分１０６−１、１０６−２、１０６−３からなるスリット群１０７を含む第２領域とを有する。ゲート電極１０６を不純物イオンの注入マスクとして、半導体基板１中に、スリット群１０７に対応して自己整合する複数の不純物注入領域を形成する。熱拡散処理で一体化した不純物拡散領域１０９を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域１０９に含まれ、且つ、ゲート電極１０６の第２領域の下方に延在する。この電界緩和領域は、スリット 群１０７を構成するスリットの数を調整することで、ゲート電極１０６と、界緩和領域とのオーバーラップ寸法Ｌｄを調整する。 （もっと読む）

【課題】真空装置を不要にして全体としてコンパクト化及び低コスト化を実現できるＡＬＤによる湿式成膜方法および装置を提供すること。
【解決手段】本ＡＬＤによる湿式成膜方法は、ＡＬＤによる膜形成用の原料液体を、該原料液体の沸点以下の温度範囲で昇温した基板表面に大気圧下で接触させる工程と、前記基板表面から前記原料液体を除く工程と、前記ＡＬＤによる膜形成用の酸化剤液体又は窒化剤液体を、該酸化剤液体又は窒化剤液体の沸点以下の温度範囲で昇温した前記基板表面に大気圧下で接触させる工程と、前記基板表面から前記酸化剤液体を除く工程と、を１サイクルとして基板表面に１原子層の薄膜が形成され、前記サイクルを繰り返すことで多原子層の薄膜が形成されること。 （もっと読む）

【課題】 被処理基体を加工する際に、マスク形状に起因する被処理基体の形状異常の発生を防止でき、被処理基体の形状異常によるデバイスの歩留まり低下を抑制可能な半導体装置の製造方法を提供する。
【解決手段】 被処理基体（１１ｓ，１２）上に第１レジスト膜１３、第１絶縁膜１４、第２レジスト膜１５、第１絶縁膜１４よりも厚い第２絶縁膜１６及び第３レジスト膜１７を順次積層する工程、第３レジスト膜１７の一部を選択的に除去する工程、露出した第２絶縁膜１６を加工する工程、露出した第２レジスト膜１５を加工するとともに第３レジスト膜１７を除去する工程、第２絶縁膜１６の高さ方向の一部を残しつつ露出した第１絶縁膜１４を加工する工程、及び露出した第１レジスト膜１３を加工する工程とを含む。 （もっと読む）

本発明により、特定量の窒素を混入する必要がある、極薄の絶縁層を形成する技術が提供され、窒素を混入する間および／または後に酸化プロセスが実施されることから、基板表面全体に及ぶ窒素の変動による影響が低減されうる。窒素の変動により、窒素濃度に依存した酸化率がもたらされ、その結果、絶縁層の窒素濃度に依存した厚みの変動がもたらされる。特に、ゲート絶縁層として薄い絶縁層を含むトランジスタのしきい値の変動が効果的に低減されうる。
（もっと読む）

【課題】本発明は、半導体素子の製造に関するものである。
【解決手段】半導体素子の活性領域内における高いキャリア移動度を達成するために、ゲルマニウム原子を半導体基板の表面に打ち込み、半導体基板の内部にゲルマニウムを含む層を形成する。そして、上記ゲルマニウムを含む層の上部を含み、当該半導体基板の表面から上記ゲルマニウムを含む層の上部までを酸化し、打ち込まれたゲルマニウム原子を表面から上記半導体基板内に押し込む。これにより、酸化された上部を除くゲルマニウムを含む層の内部でゲルマニウム濃度が上昇し、ゲルマニウム濃度が高い層が半導体基板の内部に形成される。上記ゲルマニウム濃度が高い層内の少なくとも一部に、半導体素子の活性領域を配置することにより、上記半導体素子は製造される。 （もっと読む）