【課題】成膜基板表面にダメージを与えず、サブオキサイド層の発生を極力抑制し、酸化膜の絶縁特性をより向上させて酸化膜を薄膜化させることができる高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイスを提供すること。
【解決手段】１気圧酸素雰囲気中で、３００℃から４３０℃の範囲内の任意の温度にシリコン基板を加熱し、前記シリコン基板に２２２ｎｍ以下の紫外線を照射した状態で、基板表面に、酸素ガスをフローメーターにおける２０℃での酸素ガス流量換算で１００ｍｌ／ｍｉｎ以上流しながらシリコン基板１表面に酸化膜３を形成する。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタおよびその製造方法を提供すること。
【解決手段】ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された、リセス部を有する半導体動作層と、前記リセス部を含む前記半導体動作層上に形成された絶縁膜と、前記リセス部における前記絶縁膜上に形成されたゲート電極と、前記半導体動作層上に前記リセス部を挟んで形成され、前記半導体動作層に電気的に接続されたソース電極およびドレイン電極と、を備え、前記リセス部が前記半導体動作層に対して傾斜して立ち上がっている側壁部を有する。 （もっと読む）

【課題】ゲート絶縁膜の信頼性が向上した炭化珪素半導体装置を提供する。
【解決手段】第１と第２の主面を有する炭化珪素基板（１０１）と、炭化珪素基板の第１の主面に設けられた第１導電型の炭化珪素層（１０２）と、炭化珪素層の表面に設けられた第２導電型の第１の炭化珪素領域（１０３）と、第１の炭化珪素領域内の表面に設けられた第１導電型の第２の炭化珪素領域（１０４）と、炭化珪素層、第１の炭化珪素領域、及び第２の炭化珪素領域が連続して連なる部分に跨るように選択的に設けられたゲート絶縁膜（１０５）と、ゲート絶縁膜上に形成されたゲート電極（１０６）と、第２及び第１の炭化珪素領域の隣接する部分に選択的に設けられたトレンチに埋め込まれた第１の電極（１０８）と、炭化珪素基板の前記第２の主面に形成された第２の電極（１０７）とを具備する。 （もっと読む）

【課題】キャパシタンスを増加させながらリーク電流を減らす半導体デバイスを提供する。
【解決手段】 本発明の半導体デバイスは、（Ａ）導電層と、（Ｂ）シリコン製基板と、（Ｃ）前記導電層とシリコン製基板との間に形成されてた誘電体層とを有し、前記誘電体層（Ｃ）は、（Ｃ１）誘電率が３．９以上１２以下である酸化シリコン（SiO_ｘ≦２ ）製の層と、（Ｃ２）前記酸化シリコン製の層の上に配置された充填誘電体層とを含むことを特徴とする。 （もっと読む）

【課題】簡易な製造工程によって形成可能なノーマリーオフ型のＧａＮ系ＦＥＴを提供すること。
【解決手段】本発明においては、ソース電極Ｓ直下およびドレイン電極Ｄ直下にそれぞれｎ−ＡｌＧａＮ層１６を形成し、さらにｎ−ＡｌＧａＮ層１６の間に位置するチャネル層であるｐ−ＧａＮ層１４上に形成される絶縁膜１７の上にゲート電極Ｇを形成することによって、ソース電極Ｓおよびドレイン電極Ｄとｎ−ＡｌＧａＮ層１６との接触抵抗を低下させたノーマリーオフ型のＧａＮ系のＦＥＴ１を実現することができる。 （もっと読む）

【課題】応力を調整した多層シリコン膜を形成する方法を提供する。
【解決手段】シリコンソースガスを備える第１のプロセスガスを該プロセスチャンバ内に流入させることによって、非晶質シリコン膜４０６が該基板上に形成される。シリコンソースガスを備える第１のプロセスガス混合物と、Ｈ_２及び不活性ガスを備える第１の希釈ガス混合物とを第１の温度で堆積チャンバ内に流入させることによって、多結晶シリコン膜４０８が該非晶質シリコン膜上に形成される。 （もっと読む）

【課題】最大ドレイン電流密度が高く、長時間の電力動作にも耐える信頼性の高い、実用的なダイヤモンド電界効果トランジスタを提供すること。
【解決手段】ｐ型またはｎ型の伝導性を有するダイヤモンド結晶層１をＣＶＤ装置などで成長させる。次に、金を蒸着させ、ソース電極２、ドレイン電極３を形成する。次に、７６Ｔｏｒｒに減圧したＣＶＤチャンバ内で、上記ダイヤモンド結晶層１に、酸素ガス、水素ガス、トリメチルアルミニウムを供給し、ソース電極２とドレイン電極３との間のゲート部に厚さ８ｎｍのＡｌ（ＯＨ）₃またはＡｌ_1-x-yＯ_xＨ_y化合物からなる絶縁層４を形成する。最後に、絶縁層４上にＡｌ金属膜６を蒸着させてゲート部を形成する。 （もっと読む）

【課題】素子形成領域間の分離絶縁膜を保護し、接合リークなしに素子と配線膜とを電気的に接続することができる半導体装置およびその製造方法を提供すること。
【解決手段】半導体基板１に形成されて素子形成領域２を画定する分離絶縁膜３と、素子形成領域２に形成された素子と、素子および分離絶縁膜３を覆うように半導体基板１上に形成された層間絶縁膜５と、層間絶縁膜５をエッチングして形成されたコンタクトホール内に埋め込まれて素子と電気的に接続する配線膜６、７とを備え、少なくとも分離絶縁膜３と層間絶縁膜５との間に、前記エッチングによる分離絶縁膜３の浸食を防止するための３層以上の絶縁膜４ａ、４ｂ、４ｃが積層されてなる保護積層膜４が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】インバータ回路など、電気接続された２つの半導体スイッチによるスイッチング動作を行なうための電気回路において、寄生インダクタンスおよびオン抵抗を抑制することができる構造の半導体素子を提供すること。
【解決手段】この半導体素子は、基板１と、基板１の一方側に形成される半導体積層構造部２とを備える。半導体積層構造部２は、ｎ型層５、このｎ型層５の一方側（下面側）に積層されたｐ型層４、およびこのｐ型層４に積層されたｎ型層３からなる縦型ｎｐｎ構造の第１半導体積層構造８と、ｎ型層５をこの第１半導体積層構造８と共有し、ｎ型層５、このｎ型層５の他方側（上面側）に積層されたｐ型層６、およびこのｐ型層６に積層されたｎ型層７からなる縦型ｎｐｎ構造の第２半導体積層構造９とを備える。 （もっと読む）

【課題】高誘電率ゲート絶縁膜としての使用に適し、低ＥＯＴと低界面準位が両立できる絶縁膜を形成する。
【解決手段】Ｓｉ基板１０１の上にスパッタによりＨｆ−Ｓｉ膜１０２を形成する第１工程と、Ｈｆ−Ｓｉ膜を酸化してＨｆＳｉＯ膜１０３を形成する第２工程と、ＨｆＳｉＯ膜を窒化してＨｆＳｉＯＮ膜１０５を形成する第３工程を含む。第２工程において、Ｈｆ−Ｓｉ膜を酸化する際にＨｆ−Ｓｉ膜に近紫外光を照射し、Ｓｉ基板の表層部を酸化してＳｉＯ_２膜１０４を形成する。近紫外光の波長は２２０〜３８０ｎｍである。近紫外光の光源として、Ｋｒ_２エキシマランプ、ＫｒＦエキシマランプ、ＸｅＣｌエキシマランプまたはＸｅＦエキシマランプを用いる。第２工程では、プラズマ励起、光励起またはオゾン供給を用いて活性化された酸素を用いてＨｆ−Ｓｉ膜を酸化する。 （もっと読む）

【課題】ゲート電極間の分離領域を含むゲート電極の端部形状の加工が容易となる構造を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の表面よりも高い上面を有する素子分離絶縁膜１１により半導体基板に第１及び第２チャネル形成領域を有する第１及び第２半導体領域（１２，１３）がそれぞれ区分され、第１及び第２チャネル形成領域上にゲート絶縁膜１４と第１及び第２ゲート電極（Ｇ１，Ｇ２）が形成され、その両側部における第１及び第２半導体領域の表層部にソースドレイン領域が形成され、第１及び第２ゲート電極は、第１及び第２半導体領域内において素子分離絶縁膜と略同じ高さを有し、その端部が素子分離絶縁膜の側面に接するように形成された第１導電層１５ｐと、上記端部から素子分離絶縁膜上にはみ出すように第１導電層上に形成された第２導電層１６ｓとを有する構成とする。 （もっと読む）

【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。
【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】不純物の注入量及びチャネル領域中の不純物濃度を容易に制御する。動作特性に優れたＦｉｎ型電界効果型トランジスタを備えた半導体装置を提供する。
【解決手段】Ｆｉｎ状の半導体基板の部分に犠牲酸化膜を形成した後、マスクパターンをマスクに用いて半導体基板に不純物を注入する。この後、犠牲酸化膜を除去して、半導体基板を露出させた後、露出した半導体基板上にゲート絶縁膜を形成する。 （もっと読む）

【課題】チャネル領域における高いキャリア移動度を有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成され、内部におけるキャリアの移動度がＳｉ結晶よりも大きい第１の結晶からなる半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層を挟んで形成され、前記半導体層に前記半導体層内のキャリアの移動度が上昇する方向に歪みを与える第２の結晶を含み、前記半導体層に接する深さの浅い領域であるソース・ドレインエクステンション領域を有するソース・ドレイン領域と、を有する。 （もっと読む）

【課題】 簡便な方法で{１１１}結晶面にトランジスタを形成することが可能な半導体装置を提供する。
【解決手段】 表面が｛１００｝結晶面で構成されたシリコンを有する基板(20)に、活性領域を画定する素子分離絶縁膜(21)が形成されている。この基板に、少なくとも側面の一部が、｛１１１｝結晶面が表れた第１の斜面で構成された凹部(36)が形成されている。第１の斜面上に、第１のトランジスタ(TL1)が形成されている。第１のトランジスタは、第１のゲート電極(41b)、第１のソース、及び第１のドレインを有する。 （もっと読む）

【課題】縦型絶縁ゲート型電界効果トランジスタのソースコンタクト抵抗を低減する。
【解決手段】半導体装置４０では、半導体基板１の上部に、第１のソース層２ａが設けられ、第１のソース層２ａ内に第１のソース層２ａより深く、凹部３を有する第２のソース層２ｂが設けられる。凹部３上には、積層された第１の層間絶縁膜４ａ、ゲート電極膜５、及び第２の層間絶縁膜４ｂを貫通するようにゲート開口部が設けられる。側面にゲート絶縁膜６が設けられたゲート開口部には、第３のソース層２ｃ、チャネル部７、及びドレイン層８が積層埋設される。第３のソース層２ｃは、下部が第２のソース層２ｂと接するように、凹部３上及びゲート開口部に埋設される。第１の層間絶縁膜４ａと凹部３の間に突起状のゲート絶縁膜凸部６ａが設けられる。 （もっと読む）

【課題】工程増を招くことなく、各ゲートについて均一で十分なフル・シリサイド化を実現する、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極の表層部分及びソース／ドレイン領域１６ａ，１６ｂの表層部分がシリサイド化されている状態において、半導体基板１にフラッシュランプアニールを施す。この処理により、ソース／ドレイン領域１６ａ，１６ｂには（ＮｉＰｔ）₂Ｓｉ層１９ｂが形成された状態が保持されて、ゲート電極のみが選択的にフル・シリサイド化され、フル・シリサイドゲート電極２１が形成される。 （もっと読む）

【課題】絶縁膜と半導体層の界面準位を効果的に低減し，大電流を流すことのできるIII族窒化物半導体を用いた電界効果トランジスタを提供する。
【解決手段】GaN系MOSFETは、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成されたp型GaN層の半導体層３と、半導体層３のチャネル領域上にSiO₂から成るゲート酸化膜５を介して形成されたゲート電極８と、ソース電極６及びドレイン電極７と、半導体層３のチャネル領域の両側に形成され、ソース電極６及びドレイン電極にそれぞれオーミック接触するコンタクト領域４ｓ及び４ｄとを備える。ゲート酸化膜５であるSiO₂をバッファードふっ酸(BHF約7%)でエッチングした場合のエッチングレートを、1 nm/sec以上3 nm/sec以下とした。 （もっと読む）

【課題】特性の優れたノーマリーオフ動作型のＨＥＭＴ素子を実現する。
【解決手段】ベース層３と障壁層４とのヘテロ接合界面近傍に二次元電子ガス領域３ｇを形成することでアクセス部位、つまりはドレイン−ゲート間、ゲート−ソース間におけるアクセス抵抗が十分に小さいものとするとともに、ゲート直下にＰ型化領域を形成して、いわゆる反転チャネル型のＭＩＳトランジスタ構造を有するようにすることで、低いオン抵抗を有するノーマリーオフ型のＨＥＭＴ素子１０を実現することができる。さらに、絶縁層６の膜厚をｔ（ｎｍ）とし、絶縁層６を形成する物質の比誘電率をｋとするときに、ｋ／ｔ≦０．８５（ｎｍ^-1）なるの関係をみたすようにすることで、＋３Ｖ以上という高い閾値電圧を実現することができる。 （もっと読む）

【課題】ＳＴＩ領域で囲まれた部分のシリコン基板をエッチングすることによりシリコン柱を形成して、シリコン柱をゲート絶縁膜およびゲート電極で覆いチャネル部とし、チャネル部の上下にソース・ドレインとなる拡散層を有した縦型ＭＯＳトランジスタにおいて、ＳＴＩ絶縁膜側壁に残ったゲート電極材による寄生ＭＯＳ動作を解消する。
【解決手段】ＳＴＩ絶縁膜２の側壁に形成されるゲート電極材８に、該ゲート電極材の電位を制御する電極１４を形成する。 （もっと読む）