半導体装置及びその製造方法

【課題】格子間のシリコンによるキャリア移動度の劣化を抑制し、トランジスタ性能を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】Ｓｉ基板５上にゲート絶縁膜３を形成する前の工程でＳｉ基板５の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により成膜する。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チャネル領域の格子間シリコン密度を改善した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
図１２は、一般的なＭＯＳ型トランジスタの構造及びその動作を示す図である。図に示すように、ＭＯＳ型トランジスタ１では、ゲート絶縁膜３を介してＰ（又はＮ）型シリコン５にゲート電極２から正（又は負）の電圧を加えると、ゲート電極２直下のＰ（又はＮ）型シリコン５がＮ（又はＰ）型に反転しチャネルと呼ばれる領域が形成される。このチャネルは、ゲート電極２を挟んで形成されたＮ（又はＰ）型拡散層領域４と電気的に接続するので、両拡散層４間に加えた電位差により電子（又は正孔）をキャリア６とした電流Ｉｄが流れる。一方、チャネルが形成されなければ、この電流は流れない。
【０００３】
拡散層４間の電位差が十分に大きければ、この電流Ｉｄはある一定値に飽和し、最も簡単には、下記式（１）のように定式化される。
Ｉｄ＝（Ｗ／Ｌ）・（ε／Ｔ）・μ・（Ｖｇ−Ｖｔ）²／２・・・（１）
ここで、Ｗはチャネル幅、Ｌはチャネル長さ、εはゲート絶縁膜の誘電率、Ｔはゲート絶縁膜の物理膜厚、μはチャネル内のキャリア移動度、Ｖｇはゲート電圧、Ｖｔはチャネル形成に必要なゲート電圧の閾値である。
【０００４】
例えば、特許文献１に開示される半導体装置の製造方法は、ゲート絶縁膜の誘電率εを大きくしてＩｄを増加させるため、ゲート絶縁膜に金属酸化物よりなる高誘電膜（Ｈｉｇｈ−ｋ膜）を使用する。また、特許文献１では、金属酸化物に起因する汚染物質の低減を図るため、当該金属酸化膜よりなるゲート絶縁膜を他の絶縁膜や半導体膜等により被覆する技術を開示している。
【０００５】
【特許文献１】特開２００３−２９７９４７号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来より、Ｉｄを大きくしてＭＯＳ型トランジスタの性能を向上させる検討がなされているが、理論的には上記式（１）により、チャネル幅Ｗ、ゲート絶縁膜の誘電率ε、チャネル内のキャリア移動度μ、ゲート電圧の閾値との差（Ｖｇ−Ｖｔ）を大きくし、チャネル長さＬ、ゲート絶縁膜の物理膜厚Ｔを小さくすればよい。
【０００７】
しかしながら、信頼性の観点やゲートリーク電流の増加による消費電力の増大のために、ゲート絶縁膜の物理膜厚Ｔの薄膜化が限界に近づきつつある。また、光学的に微細パターンを形成する必要があることを考慮すると、チャネル長さＬの微細化も波長限界に達しつつある。このため、特許文献１のようにゲート絶縁膜の誘電率εを増加させる技術も提案されているが、高誘電膜よりなるゲート絶縁膜を他の絶縁膜や半導体膜等により被覆するなどの汚染物質対策が必要であるという課題があった。
【０００８】
また、ゲート絶縁膜の誘電率εやキャリア移動度μを増加させるための研究が精力的に進められているが、材料変更を伴うなどの適用に伴う変更が多く、実現が難しいものとなっている。
【０００９】
この発明は、上記のような課題を解決するためになされたもので、ゲート絶縁膜の形成前の全ての工程でチャネル領域を酸化せず、チャネル格子間のシリコン密度を酸化以前のシリコン基板が有していた格子間シリコン密度と同等か、それ以下にすることにより、格子間のシリコンによるキャリア移動度の劣化を抑制し、トランジスタ性能を向上させることができる半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する前に半導体基板の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により半導体酸化物を成膜するものである。
【発明の効果】
【００１１】
この発明によれば、半導体基板上にゲート絶縁膜を形成する前に半導体基板の酸化を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法により半導体酸化物を成膜するので、酸化による格子間シリコンの増加を伴わない。そのためにキャリア移動度の劣化が抑制され、トランジスタ性能を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
従来の課題を解決すべく、本発明者が研究解析を進めた結果、ゲート絶縁膜の形成以前にチャネル領域を酸化する工程があると、格子間シリコン（以下、格子間Ｓｉと称す）の拡散により、本来のキャリア移動度μの値を低下させてしまうことを見出した。
【００１３】
具体的に説明する。図１は、チャネル深さ方向の構成種と測定温度の関係を示す図である。従来の酸化工程は、図１に示すように、ＳｉＯ₂を含んだＳｉを一定温度に保って酸化種をＳｉ表面に接触させることにより行われる。一般的に、Ｓｉを酸化すると界面で発生した格子間Ｓｉの一部がＳｉ基板中に放出されることが知られている。
【００１４】
放出された格子間Ｓｉは、Ｓｉ基板の温度に依存した拡散係数に支配されて基板中を拡散する。図２は、チャネル深さ方向の構成種と格子間Ｓｉ密度の関係を示す図である。図２より明らかなように、チャネル表面付近では、酸化以前のＳｉ基板が有していた格子間Ｓｉ密度（図２中に破線で示す値）よりも高密度となる。このような高密度の格子間Ｓｉは、キャリア移動度μを低下させる原因となる。
【００１５】
そこで、本実施の形態１では、上述のような不具合を生じる酸化を行わないことで、チャネル領域の格子間Ｓｉ密度の増加を伴うことなく、酸化膜が必要な工程についてはＣＶＤ法又はＰＶＤ法により半導体酸化物を成膜するものである。
【００１６】
次により具体的な内容について説明する。
先ず、本実施の形態１の特徴は、格子間Ｓｉ密度を小さくするためにゲート絶縁膜を形成する以前の全ての工程でチャネル領域を酸化しないことにある。さらに、ゲート絶縁膜を形成する以前で酸化膜が必要な工程に関しては、ＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法又はＰＶＤ（Physical Vapor Deposition ；物理気相成長）法によりＳｉＯ₂を堆積することにより代替する。
【００１７】
このように酸化膜の形成を後述する成膜条件でＣＶＤ法で成膜することにより、図３に示すように、図２に示す従来の酸化処理を行った場合と異なり、チャネル表面付近も酸化以前のＳｉ基板が有していた格子間Ｓｉ密度と同密度となる。従って、Ｓｉ基板が本来持っているキャリア移動度μを実現することができる。
【００１８】
実施例としては、シリコンの酸化により形成されるＳｉＯ₂膜として、５ｎｍ〜１５ｎｍ程度が良く用いられる。そこで、このＳｉＯ₂膜を、よく知られた減圧ＣＶＤ法を用いて、酸化種ＳｉＨ₂Ｃｌ₂＋Ｎ₂Ｏを１Ｔｏｒｒ、７５０℃の条件下で、５分〜１５分の成膜時間により形成する。
【００１９】
以上のように、この実施の形態１によれば、ゲート絶縁膜を形成する以前の全ての工程でチャネル領域を酸化する処理を行わず、酸化膜が必要な場合はＣＶＤ法又はＰＶＤ法を用いて酸化膜を形成することにより、酸化による格子間Ｓｉの増加を伴わない。そのためにキャリア移動度μの劣化が抑制され、トランジスタ性能を向上させることができる。
【００２０】
実施の形態２．
本実施の形態２では、ゲート絶縁膜を形成する以前の全ての工程でＳｉ基板を酸化する場合に、輻射による加熱を行わず、高温の酸化性ガスを表面側のみに接触させるものである。この処理では、図４に示すように、Ｓｉ基板よりもＳｉＯ₂側を高温に保ったまま酸化する。このとき、界面近傍では、酸化以前から存在していた格子間Ｓｉと酸化時に界面で発生した格子間Ｓｉとは共にＳｉＯ₂側に取り込まれる。これにより、図５に示すように、チャネル表面付近の格子間Ｓｉ密度は、酸化以前のＳｉ基板が有していた格子間Ｓｉ密度よりも低密度になる。このように、チャネル領域の格子間Ｓｉ密度の勾配が少なくともチャネル表面で最低であることにより、キャリア移動度μが向上する。
【００２１】
実施例としては、図６に示すように、４００℃未満の一定温度に保持したステージ９にシリコンウエハ８を設置して、酸化性ガス加熱装置７にて酸化性ガスを吹き付ける。若しくは、図７に示すように、冷却ガス温度制御装置１０により４００℃未満の一定温度に保持された水素（Ｈ₂）ガス等をシリコンウエハ８の裏面に吹き付けてウエハ８裏面を一定温度に保持した状態で、４００℃〜１１００℃に加熱されたＯ₂、Ｎ₂Ｏ、ＮＯ、Ｏ₃などの酸化性ガスをウエハ８表面に吹き付けることで、酸化を行う。
【００２２】
以上のように、この実施の形態２によれば、ゲート絶縁膜を形成する以前の全ての工程でＳｉ基板を酸化する場合に、輻射による加熱を行わず、高温の酸化性ガスを表面側のみに接触させるので、チャネル表面付近の格子間Ｓｉが、酸化以前のＳｉ基板が有していた格子間Ｓｉ濃度よりも低濃度になり、キャリア移動度μを向上させることができる。これにより、トランジスタ性能を向上させることができる。
【００２３】
実施の形態３．
本実施の形態３では、ゲート絶縁膜を形成する以前の全ての工程でＳｉ基板を酸化した後にＳｉ基板裏面よりも表面を高温に保ったまま非酸化性雰囲気中で熱処理するものである。
【００２４】
図８は、この発明の実施の形態３によるチャネル深さ方向の構成種と測定温度の関係を示す図である。図８に示すように、本実施の形態３では、Ｓｉ基板裏面よりも表面を高温に保ったまま非酸化性雰囲気中で熱処理する。これにより、界面近傍では、酸化以前から存在していた格子間Ｓｉと酸化時に界面で発生した格子間Ｓｉとは共にＳｉＯ₂側に取り込まれ、且つ、Ｓｉ基板内に残存する格子間Ｓｉは温度勾配に従った拡散係数によって、より裏面側に拡散しやすくなる。
【００２５】
従って、図９に示すように、チャネル表面付近の格子間Ｓｉ密度は、酸化以前のＳｉ基板が有していた格子間Ｓｉ密度、又は酸化直後の格子間Ｓｉ密度よりも低密度になる。このように、チャネル領域の格子間Ｓｉ密度の勾配が少なくともチャネル表面で最低であることにより、キャリア移動度μが向上する。
【００２６】
実施例としては、図１０に示すように、４００℃未満の一定温度に保持したステージ９にシリコンウエハ８を設置し、ウエハ８の表面側のみからランプ加熱装置１１で４００℃〜１１００℃にランプ加熱しながら、Ｎ₂、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅなどの非酸化性ガスをウエハ８の表面に吹き付ける。若しくは、冷却ガス温度制御装置１０により４００℃未満の一定温度に保持した水素（Ｈ₂）ガス等をウエア８裏面に吹き付けた状態で、非酸化性ガス加熱装置１２で４００℃〜１１００℃に加熱したＮ₂、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅをウエハ８の表面に吹き付けることにより、アニールを行う。
【００２７】
以上のように、この実施の形態３によれば、ゲート絶縁膜を形成する以前の全ての工程でＳｉ基板を酸化した後にＳｉ基板裏面よりも表面を高温に保ったまま非酸化性雰囲気中で熱処理するので、チャネル表面付近の格子間Ｓｉが、酸化以前のＳｉ基板が有していた格子間Ｓｉ濃度又は酸化直後の格子間Ｓｉ濃度よりも低濃度になり、キャリア移動度μを向上させることができる。これにより、トランジスタ性能を向上させることができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施の形態１によるチャネル深さ方向の構成種と測定温度の関係を示す図である。
【図２】従来の熱処理を行った半導体装置におけるチャネル深さ方向の構成種と格子間Ｓｉ密度の関係を示す図である。
【図３】実施の形態１による処理を行った半導体装置におけるチャネル深さ方向の構成種と格子間Ｓｉ密度の関係を示す図である。
【図４】この発明の実施の形態２によるチャネル深さ方向の構成種と測定温度の関係を示す図である。
【図５】実施の形態２による処理を行った半導体装置におけるチャネル深さ方向の構成種と格子間Ｓｉ密度の関係を示す図である。
【図６】実施の形態２による酸化処理を行うシステムの構成例を概略的に示す図である。
【図７】実施の形態２による酸化処理を行うシステムの他の構成例を概略的に示す図である。
【図８】この発明の実施の形態３によるチャネル深さ方向の構成種と測定温度の関係を示す図である。
【図９】実施の形態３による処理を行った半導体装置におけるチャネル深さ方向の構成種と格子間Ｓｉ密度の関係を示す図である。
【図１０】実施の形態３による酸化処理を行うシステムの構成例を概略的に示す図である。
【図１１】実施の形態３による酸化処理を行うシステムの他の構成例を概略的に示す図である。
【図１２】一般的なＭＯＳ型トランジスタの構造及びその動作を示す図である。
【符号の説明】
【００２９】
１ＭＯＳ型トランジスタ、２ゲート電極、３ゲート絶縁膜、４拡散層領域、５シリコン基板、６キャリア、７酸化性ガス加熱装置、８シリコンウエハ、９ステージ、１０冷却ガス温度制御装置、１１ランプ加熱装置、１２非酸化性ガス加熱装置。

【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を形成する前の工程における前記半導体基板に接触する半導体酸化物の形成はＣＶＤ法又はＰＶＤ法により行う半導体装置の製造方法。
【請求項２】
半導体基板上にゲート絶縁膜を形成する前の工程で前記半導体基板を酸化する場合、高温の酸化性ガスを前記半導体基板の表面側にのみに接触させることにより酸化を行う半導体装置の製造方法。
【請求項３】
半導体基板上にゲート絶縁膜を形成する前の工程で前記半導体基板を酸化する場合、酸化後に前記半導体基板の裏面よりも表面を高温に保ったまま非酸化性雰囲気中で熱処理する半導体装置の製造方法。
【請求項４】
チャネル領域における格子間シリコン密度が少なくともチャネル表面で最低である半導体装置。

【図１】