【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）

【課題】縦型ＭＯＳトランジスタが密集するアレイ部において、設計自由度の高いゲート電極への電位供給手段を有した半導体装置を提供する。
【解決手段】第１の導電型のゲート電極（２）を共有した複数の角柱縦型ＭＯＳトランジスタを有する半導体装置であって、角柱縦型ＭＯＳトランジスタが第１の角柱（３，４，５）の周りに形成されたゲート絶縁膜（１８）を介して前記ゲート電極と対峙して成り、該ゲート電極への電位供給（６）を、前記第１の角柱と同時に形成され、かつ、ゲート電極の導電型と同じ第１の導電型であり、少なくとも一部分のゲート絶縁膜を除去した部分で前記ゲート電極に接している第２の柱（８）を介して行う。 （もっと読む）

【課題】ゲートオーバーラップ容量を少なくすることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体基板１上に形成された柱状体３と、前記柱状体３の先端側３ｂに形成された先端側不純物拡散領域５と、前記柱状体３の基端側３ａに形成された基端側不純物拡散領域４と、前記柱状体３の外周面３ｃに形成されたゲート絶縁膜７と、前記先端側不純物拡散領域５を覆うように外周面３ｃに形成された先端側絶縁層１０と、前記基端側不純物拡散領域４を覆うように外周面３ｃに形成された基端側絶縁層９と、前記先端側絶縁層１０および前記基端側絶縁層９の間に配置されたゲート電極８と、を具備することを特徴とする半導体装置２１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】基板とゲート絶縁膜との界面近傍における窒素濃度を必要以上に高くすることなく、ゲート絶縁膜中の窒素濃度を高める。
【解決手段】電界効果トランジスタのゲート絶縁膜は、半導体基板に近い第１領域と、第１領域よりもゲート電極に近い第２領域とで窒素濃度のピークが異なっており、第１領域における窒素濃度のピークは、２．５atomic％〜１０atomic％であり、第２領域における窒素濃度のピークは、第１領域における窒素濃度のピークよりも高い。 （もっと読む）

【課題】高誘電率ゲート絶縁膜を用いた半導体装置において、特性ばらつきや、短チャネル特性劣化という不具合を引き起こす原因を抑制すること。
【解決手段】本発明は、半導体基板であるＳｉ基板１０１上に設けられる高誘電率ゲート絶縁膜１１０と、高誘電率ゲート絶縁膜１１０上に形成されるゲート電極１２０と、高誘電率ゲート絶縁膜１１０およびゲート電極１２０との側面に設けられる保護膜１３０と、保護膜１３０の外側に設けられる側壁膜１４０とを備えており、この保護膜１３０が、Ｈｆ、Ｚｒ、Ａｌ、Ｌａ、Ｐｒ、Ｙ、Ｔｉ、ＴａおよびＷから成る群から選択される一または二以上の金属を組成に有する高誘電率材料から成るものである。 （もっと読む）

ｈｉｇｈ−ｋ金属ゲート構造（３１０Ｎ，３１０Ｂ，３１０Ｐ）によって従来のゲート電極構造（３１０）を置換するためのプロセスシーケンスにおいて、例えば、選択性の高いエッチングステップ（３２２，３２５，３２７，３３１）を使用することによって、追加のマスク形成ステップの数を少なく保つことができ、これにより、従来のＣＭＯＳ技術との高い互換性を保つことができる。更に、ここに開示の技術は、前工程（front-end）のプロセス技術および後工程（back-end）のプロセス技術との互換性を実現し、これにより、トランジスタレベルのほか、コンタクトレベルでも実績のある歪み発生機構を組み込むことが可能となる。
（もっと読む）

【課題】コストを抑えつつ、ゲート絶縁膜の耐圧不良を防止できるようにした半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上に犠牲酸化膜７を形成する工程と、犠牲酸化膜７上にＳｉＮ膜９を形成する工程と、ＬＶトランジスタ領域にＳＴＩ層１０を形成する工程と、ＳｉＮ膜９及び犠牲酸化膜７を通して、ＨＶトランジスタ領域のＳｉ基板１に不純物をイオン注入してオフセット層１１を形成する工程と、オフセット層１１の形成後にＳｉＮ膜９を部分的にエッチングして、ゲート絶縁膜が形成される領域の上方を開口する窒化膜パターン１３を形成する工程と、窒化膜パターン１３をマスクにＳｉ基板１を熱酸化してゲート絶縁膜を形成する工程と、を含む。また、上記のＳＴＩ層１０を形成する工程では、Ｓｉ基板１にトレンチを形成し、トレンチ内にＳｉＯ₂膜を埋め込み、その後、ＳｉＮ膜９をストッパーに用いてＳｉＯ₂膜にＣＭＰ処理を施す。 （もっと読む）

【課題】ＮＯガスを処理ガスとして用いた酸窒化処理を行うに際して、当該酸窒化処理により所望の膜厚及び窒素濃度のシリコン酸窒化膜を得る。
【解決手段】酸窒化処理を行うに際して、処理ガスの不純物濃度を計測し、生成される酸窒化膜の膜厚又は酸窒化膜の窒素濃度が所定範囲内の値となるように、計測された不純物濃度に応じて当該酸窒化処理を行う。ここで、詳細には、処理ガス中の不純物濃度と膜厚又は窒素濃度との相関関係を予め計測し規定しておく。そして、当該相関関係に基づき、膜厚又は窒素濃度が所定範囲内の値となるように、計測された不純物濃度に応じて、具体的には酸窒化処理における処理圧力を調節設定して当該処理を行う。 （もっと読む）

【課題】炭化珪素半導体装置に於いて、ＭＩＳ界面特性を劣化させないゲート絶縁膜のＰＤＡ手法(熱処理方法)を提供する。
【解決手段】炭化珪素半導体基板２上に、熱酸化法により、０．５ｎｍ〜２ｎｍの範囲内の厚みを有する酸化珪素５を形成する。更に、酸化珪素５の上に堆積法によって酸化膜６を形成して、ゲート絶縁膜としての積層酸化膜７を得る。その上で、酸化膜６の堆積温度よりも高温で、且つ、酸素濃度が０．０５Ｐａ以上で５Ｐａ以下の範囲内に制御された減圧の酸素雰囲気下で、積層酸化膜７に対して熱処理を行うことで、ゲート絶縁膜を形成する。 （もっと読む）

【課題】高耐圧トランジスタと低耐圧トランジスタが混在する構成の半導体装置の加工工程で、高耐圧用の厚い膜厚のゲート絶縁膜を除去するための工程をなくす。
【解決手段】シリコン基板１に高耐圧トランジスタ２のゲート電極ＧＨを形成する領域にあらかじめリセス７を形成し、ここに高耐圧用の厚いゲート絶縁膜となるシリコン酸化膜８を形成する。ソース／ドレイン領域および低耐圧トランジスタ３に対応する部分には薄いゲート絶縁膜となるシリコン酸化膜９を形成する。これにより、厚いシリコン酸化膜を除去する工程を不要とし、さらにコンタクトホールの形成時においても低耐圧トランジスタと同時にコンタクトホールを形成する加工も行うことができ、工程を簡略化することができると共に、加工性の向上を図ることができる。 （もっと読む）

【課題】素子構造に起因するチャネル抵抗とドリフト抵抗を低減した、低オン抵抗の横型ＭＯＳトランジスタおよびその製造方法を提供する。
【解決手段】ゲート酸化膜６ａが、ベース領域２上において、ソース領域３側からドリフト領域４側に向って、次第に深くなるように形成され、ベース領域２のドリフト領域側端部２ｄにおけるゲート酸化膜６ａの深さが、ドリフト領域４のベース領域側端部４ｂにおけるＬＯＣＯＳ酸化膜８ａの深さと等しく設定されてなる横型ＭＯＳトランジスタ１００とする。 （もっと読む）

【課題】 シリサイドの異常成長によるリーク電流の増加を抑制できる半導体装置を提供すること。
【解決手段】 半導体装置は、半導体基板１００と、半導体基板１００に形成されたＭＩＳ型ＦＥＴであって、半導体基板１００上に形成されたゲート絶縁膜１０６と、ゲート絶縁膜１０６上に形成されたゲート電極１０７と、前記ＭＩＳ型ＦＥＴのチャネル領域を挟むように形成され、半導体基板１００とは格子間隔が異なり、かつ、高さが一定のＳｉＣ層１０３で構成されたソース／ドレイン層と、ＳｉＣ層１０３の上面を含む領域上に形成され、かつ、前記チャネル領域には形成されていない金属シリサイド層１１０とを備えた前記ＭＩＳ型ＦＥＴとを具備している。 （もっと読む）

【課題】ダマシンゲートプロセスにおいて、ゲート電極用溝形成時に層間絶縁膜が後退せず、短絡の原因となる導電層の残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】チャネル形成領域を有する半導体基板１０にダミーゲート絶縁膜１２とダミーゲート電極１３を形成し、ダミーゲート電極をマスクとして基板にソース・ドレイン領域１９を形成し、酸化シリコンよりフッ酸耐性を有する絶縁性材料によりダミーゲート電極より厚い膜厚でダミーゲート電極を被覆して第１絶縁膜２１を形成し、その上に第１絶縁膜と異なる絶縁性材料で第２絶縁膜２２を形成し、第２絶縁膜の上面から第１絶縁膜の頂部、さらにダミーゲート電極が露出するまで第１絶縁膜と第２絶縁膜とを平坦化除去し、ダミーゲート電極及びダミーゲート絶縁膜を除去し、得られるゲート電極用溝の底部にゲート絶縁膜を形成し、その上にゲート電極を形成し、電界効果トランジスタとする。 （もっと読む）

【課題】Ｎ−ｃｈトランジスタとＰ−ｃｈトランジスタとの境界の寸法制御性に優れ、工程数の増加を最小限に抑制しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタのゲートパターンの高さが可能な限り揃った構造を実現する。
【解決手段】基板上のＨｉｇｈ−ｋ膜よりなる絶縁膜上にポリシリコンを形成する。該ポリシリコン膜をエッチングする際にハロゲン系ガスを用いた低バイアス処理を施すことにより、下地のＨｉｇｈ−ｋ膜の膜質を改善しながら、Ｎ−ｃｈトランジスタ及びＰ−ｃｈトランジスタに独立した仕事関数を持つ金属電極を形成する。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【課題】半導体素子形成領域の端部における電界集中を緩和し、半導体素子形成領域に形成した半導体素子のロールオフ特性の劣化を防止することができ、薄型化できて、しかも、悪戯に製造工程数を増加させない半導体装置及びその製造方法を提供する。
【解決手段】トレンチ型素子分離領域のトレンチ５１５内に充填されたシリコン酸化膜５０３上にはシリコン窒化膜５０４が形成されている。シリコン窒化膜５０４は半導体素子形成領域５１６上には形成されていない。シリコン窒化膜５０４のフッ酸含有薬液でのウェットエッチングレートは、シリコン酸化膜のフッ酸含有薬液でのウェットエッチングレートよりも小さい。シリコン窒化膜５０４の上面は、半導体素子形成領域の表面に対して５０ｎｍ低い位置から５０ｎｍ高い位置までの間にある。 （もっと読む）

【課題】素子特性の優れた半導体装置を簡便に製造する。
【解決手段】第１の溝内の素子分離膜と活性領域を有する半導体基板を用意する工程と、この半導体基板上にマスク形成用膜を形成する工程と、活性領域を横切る開口を有する第１のマスクを形成する工程と、第１のマスクを用いて異方性エッチングを行って、前記マスク形成用膜からなる第２のマスクと、活性領域内に、対向する素子分離膜露出面を有し且つ第１の溝より浅い第２の溝を形成する工程と、第２の溝内の半導体基板表面と素子分離膜露出面との境界を含む領域に酸素イオンが照射されるように、第２のマスクを用いて酸素イオンを斜めに注入する工程と、第２の溝内の酸素イオンが注入された領域を酸化して酸化領域を形成する工程と、この酸化領域を除去する工程を有する半導体装置の製造方法。 （もっと読む）

【課題】ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタの双方において、所望のシリサイド組成比を有する金属シリサイド膜からなるフルシリサイド化ゲート電極を精度良く実現する。
【解決手段】半導体装置は、第１の活性領域１０ａ上に形成された第１のゲート絶縁膜１３ａ、第１のゲート絶縁膜１３ａ上に形成された第１のフルシリサイド化ゲート電極２４ａ、及び第１のサイドウォール１７ａとを有するｎ型ＭＩＳトランジスタと、第２の活性領域１０ｂ上に形成された第２のゲート絶縁膜１３ｂ、第２のゲート絶縁膜１３ｂ上に形成された第２のフルシリサイド化ゲート電極２４ｂ、及び第２のサイドウォール１７ｂとを有するｐ型ＭＩＳトランジスタとを備える。第１のフルシリサイド化ゲート電極２４ａの上面高さは、第２のフルシリサイド化ゲート電極２４ｂの上面高さよりも低い。 （もっと読む）

【課題】ゲート長を増加させずにゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１上の絶縁膜１２に形成されたゲート形成溝１３の内部にゲート絶縁膜１６を介してゲート電極１７が形成され、前記ゲート電極１７の一方側の前記半導体基板１１にソース領域１４が形成され、他方側の前記半導体基板１１にドレイン領域１５が形成された半導体装置１において、前記ゲート電極１７は、前記ゲート形成溝１３内から前記絶縁膜１２表面より突出して形成されたゲート電極本体部３０と、前記ゲート電極本体部３０の前記絶縁膜１２表面より突出した部分の側壁に形成された導電性のサイドウォール１８とを有することを特徴とする。 （もっと読む）

【課題】均一な厚さのゲート絶縁膜を形成することを可能とした溝ゲート型ＳｉＣ半導体装置の製造方法を提供する。
【解決手段】六方晶ＳｉＣの（０００１）Ｓｉ面に形成した溝ゲート型ＳｉＣ半導体装置の製造方法において、
ゲート絶縁膜を形成する処理が、下記の工程：
ＳｉＣ基板のＳｉ面に形成した溝の底面および側面と溝以外のＳｉＣ基板面全体に、堆積法によりＳｉＯ_２層を形成する工程、および
１０００〜１３００℃での熱酸化により上記ＳｉＯ_２層を成長させて上記ゲート絶縁膜を完成させる工程
を含むことを特徴とする溝ゲート型ＳｉＣ半導体装置の製造方法。 （もっと読む）