導電性の窒化チタン層を形成するための原子層堆積（ALD）の利用は、種々の電子デバイスにおける使用のために信頼性の高い構造を生み出す。この構造は、TDEATなどのチタン含有前駆体化学物質を用いた基板表面上への原子層堆積によって窒化チタンを堆積させ、その後アンモニアと一酸化炭素の混合物、もしくは一酸化炭素のみを使い、そしてこの工程を連続的に堆積されたTiN構造を形成するために繰り返すことによって形成される。そのようなTiN層は、アルミニウムもしくは銅などの別の導電体の下にある拡散障壁として、もしくはアルミニウム導電体の最上位にあるエレクトロマイグレーション防止層（electro-migration preventing layer）として用いられる可能性がある。ALD堆積TiN層は低い抵抗性、平坦な地勢、大きな堆積速度、および優れた段差被覆性と導電性を有する。 （もっと読む）

【課題】ＣＭＯＳ半導体装置において、ｐチャネルＭＯＳトランジスタの動作速度を向上させる。
【解決手段】第１の素子領域と第２の素子領域とを含む基板と、前記第１の素子領域上に第１のゲート絶縁膜を介して形成されたｎ型半導体材料よりなる第１のゲート電極と、前記第１の素子領域中、前記第１のゲート電極の両側に形成された一対のｎ型拡散領域と、前記第２の素子領域上に第２のゲート絶縁膜を介して形成されたｐ型半導体材料よりなる第２のゲート電極と、前記第２の素子領域中、前記第２のゲート電極の両側に形成された一対のｐ型拡散領域とよりなるＣＭＯＳ半導体装置において、前記第２の素子領域は、前記第１の素子領域のホール移動度よりも大きなホール移動度を有する。 （もっと読む）

【課題】 薄膜化しても、半導体装置に優れた電気的特性を付与できる良質なゲート絶縁膜を製造する。
【解決手段】 プラズマ処理装置の処理室内で、被処理体表面のシリコンに酸素含有プラズマを作用させてシリコン酸化膜を形成する酸化処理工程を含むゲート絶縁膜の製造方法であって、前記酸化処理工程における処理温度は６００℃超１０００℃以下であり、前記酸素含有プラズマは、少なくとも希ガスと酸素ガスとを含む酸素含有処理ガスを前記処理室内に導入するとともに、アンテナを介して該処理室内に高周波またはマイクロ波を導入することによって形成される前記酸素含有処理ガスのプラズマであることを特徴とする、ゲート絶縁膜の製造方法。 （もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

本発明は、半導体本体（１）内に配置された半導体デバイスであって、それぞれ第１導電型である少なくとも１つのソース領域（４）および少なくとも１つのドレイン領域（５）と、ソース領域（４）とドレイン領域（５）との間に配置された第２の導電型の少なくとも１つの本体領域（８）と、分離層（９）によって半導体本体（１）に対して分離されている少なくとも１つのゲート電極（１０）とを備えるデバイスに関する。前記分離層（９）は、それぞれナノ粒子の分離したコアおよび分極可能な陰イオンまたは分極可能な陽イオンのシースからなる分極可能な粒子を含む。分離層（９）は、高い誘電率εを示す。
（もっと読む）

半導体装置（１００）を形成する方法は、第一領域（１０４）を備える半導体基板と、第一領域上にゲート誘電体（１０８）を形成するステップと、ゲート誘電体上に導電性金属酸化物（１１０）を形成するステップと、導電性金属酸化物上に耐酸化バリア層（１１１）を形成するステップと、耐酸化バリア層上にキャッピング層（１１６）を形成するステップとを含む。一実施形態において、導電性金属酸化物はＩｒＯ_２，ＭｏＯ_２及びＲｕＯ_２であり、耐酸化バリア層はＴｉＮを含む。
（もっと読む）

半導体デバイスを作成する方法に関する。該方法は、基板上で二酸化ケイ素層に窒素を加えて窒化二酸化ケイ素層を形成することを含む。窒化二酸化ケイ素層の上に犠牲層を形成したのち、犠牲層が除去されて溝が生成される。窒化二酸化ケイ素層の上で溝の中に高誘電率ゲート誘電体層が形成され、該高誘電率ゲート誘電体層の上に金属ゲート電極が形成される。

（もっと読む）

シリコンウエハ１０１上のゲート酸化膜１０２上に、ポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）を形成する。このポリシリコン電極層１０３上に、タングステン層１０５（第二電極層）を形成する。なお、タングステン層１０５を形成する前に、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行う。そして、剥き出しとなったポリシリコン層１０３の露出面に、プラズマ酸化処理により、酸化絶縁膜１０７を形成する。これにより、タングステン層１０５を酸化させずに、ポリシリコン電極層１０３に対して選択的な酸化処理を行うことができる。
（もっと読む）

高誘電率ゲート誘電体を有するＮＭＯＳ及びＰＭＯＳトランジスタを含む相補型金属酸化物半導体集積回路が半導体基板上に形成される。ゲート誘電体上に金属障壁層が形成される。金属障壁層上に仕事関数設定金属層が形成され、仕事関数設定金属層上にキャップ金属層が形成される。
（もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

【課題】本発明はＰＭＯＳを具備する半導体素子を形成する方法を提供する。
【解決手段】前記方法によると、半導体基板の全面上にポリシリコン膜を形成する。前記ポリシリコン膜にＰ型不純物をドーピングする。熱処理工程を進行する。そして、前記Ｐ型不純物がドーピングされたポリシリコン膜の上部を第１厚さだけ除去する。これによって、漏洩電流を防止して、素子の速度を向上させることができるＰＭＯＳを具備する半導体素子を形成することができる。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

半導体構造体を作製する方法は、基板上に酸化物層を形成する段階と、酸化物層上に窒化ケイ素層を形成する段階と、各層をＮＯ中でアニールする段階と、各層をアンモニア中でアニールする段階とを含む。酸化物層と窒化ケイ素層とを併せた等価酸化膜厚は、最大２５オングストロームである。 （もっと読む）