【課題】 製造工程を煩雑にすることなく、簡便に寄生トランジスタの影響を減らすことにより、キンク現象を改善し、オフ電流を低減させることが可能なＭＯＳ型トランジスタの製造方法及びＭＯＳ型トランジスタを実現する。
【解決手段】 ＭＯＳ型トランジスタは、シリコン基板上に素子形成領域と素子形成領域の周辺に素子分離領域と、素子形成領域の上面を帯状に跨いでその両端側に存在する素子分離領域にまで延びるようにして積層されたゲート電極１０と、帯状のゲート電極１０の下側の素子形成領域における帯両側端側にそれぞれ形成されたソース１２およびドレイン１３とを有する。素子形成領域にそれぞれ形成したソース１２およびドレイン１３における、ゲート電極１０に覆われない部分であって、かつ素子分離領域に接する寄生トランジスタ部分が除去されている。 （もっと読む）

【課題】薄いニッケル膜を用いてシリコンゲルマニウム層をシリサイド化する場合であっても、シート抵抗の上昇や接合リーク電流の増加を抑制し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板３４上にゲート電極５４ｐを形成する工程と、ゲート電極の両側の半導体基板内にソース／ドレイン拡散層６４ｐを形成する工程と、ソース／ドレイン拡散層にシリコンゲルマニウム層１００ｂを埋め込む工程と、シリコンゲルマニウム層の上部にアモルファス層１０１を形成する工程と、アモルファス層上にニッケル膜６６を形成する工程と、熱処理を行い、ニッケル膜とアモルファス層とを反応させることにより、シリコンゲルマニウム層上にシリサイド膜１０２ｂを形成する工程とを有している。 （もっと読む）

【課題】 半導体装置の製造方法に関し、閾値電圧のシフトが少ないフルシリサイドゲート電極をもつ半導体装置を容易に実現できるようにする。
【解決手段】 基板１上に絶縁膜２ａ、２ｂ及び第１のポリシリコン層３ａ、３ｂをこの順に積層して形成する工程と、イオン注入法を適用することに依って第１のポリシリコン層３ａ、３ｂ中に不純物を導入する工程と、第１のポリシリコン層３ａ、３ｂ上に第２のポリシリコン層１１ａ、１１ｂを形成する工程と、第２のポリシリコン層１１ａ、１１ｂの表面側から第１のポリシリコン層３ａ、３ｂと絶縁膜２ａ、２ｂとの界面側に至るまで全てをシリサイド化してフルシリサイドのゲート電極を形成する。 （もっと読む）

【課題】高ｋゲート絶縁膜上のドープされたシリコンゲート間に短絡をもたらす欠陥、トラッピングを回避する、前記高ｋゲート絶縁膜および前記高ｋゲート絶縁膜上のシリコンオキサイド膜の製造法を提供する。
【解決手段】原子層堆積プロセスを用いて基板上に高ｋゲート絶縁材料を堆積することを包含する、半導体基板上に集積回路構造を形成するための方法。シリコンオキサイドキャッピング層は、高速熱化学蒸着プロセスにおいてゲート絶縁材料上に堆積される。ゲート電極は、シリコンオキサイドキャッピング層上に形成される。 （もっと読む）

【課題】シリコン酸化膜中に導入する窒素の窒素濃度及び偏析位置を制御する工程を有する半導体装置の製造方法を提供する。
【解決手段】半導体装置１８の製造方法は、基板１０上にシリコン酸化膜１２を形成するシリコン酸化膜形成工程１と、シリコン酸化膜１２上にシリコン膜１４を形成する工程（シリコン膜形成工程２）と、シリコン膜１２が最表面に形成された基板１０に対して熱窒化処理を行うことにより、シリコン酸化膜１２中に窒素を導入する工程（熱窒化処理工程３）とを有する。 （もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

【課題】半導体基板と半導体基板上に形成されたドープされた導電膜を含む半導体素子を提供する。
【解決手段】拡散バリヤ膜がドープされた導電膜上に形成される。拡散バリヤ膜は、非晶質半導体物質を含む。オーミックコンタクト膜が拡散バリヤ膜上に形成される。金属バリヤ膜がオーミックコンタクト膜上に形成される。金属膜が金属バリヤ膜上に形成される。これにより、界面抵抗を所望の範囲内に維持できながら、オーミックコンタクト膜下部の導電体にドープされた不純物が外部に拡散することを効果的に防止できて、多層構造を採用した半導体素子の反転キャパシタンス特性などを向上させることができる。 （もっと読む）

【課題】 高誘電率材料からなるゲート絶縁膜を有するＭＩＳトランジスタであって、閾値の制御性が良好である半導体装置およびその製造方法を提供する。
【解決手段】 本発明の半導体装置は、半導体層１０と、
前記半導体層１０の上方に設けられた高誘電率ゲート絶縁膜２２と、
前記高誘電率ゲート絶縁膜２２の上に設けられたゲート電極２４と、
前記半導体層１０に設けられ、ソース領域またはドレイン領域となる不純物領域２８と、を含み、
前記ゲート電極２４は、前記高誘電率ゲート絶縁膜の構成元素の少なくとも１種と結合しがたい材質からなる第１ゲート電極層２４を含む。 （もっと読む）

本発明は概して、基板上の高誘電率誘電体膜のための界面層を成膜する方法を供する。前記基板表面は、紫外（ＵＶ）放射線によって誘起される第１プロセスガスの分解によって生成される酸素ラジカルに曝露される。第１プロセスガスは表面上に酸化膜を形成する酸素を有する少なくとも１の分子組成物を有する。酸化膜は、プラズマによって誘起される第２プロセスガスの分解によって生成される窒素ラジカルに曝露される。第２プロセスガスは窒素を有する少なくとも１の分子組成物を有する。窒素は複数のスリットを有する平面アンテナ部を介するマイクロ波照射に基づくプラズマに用いられ、それによって酸化膜を窒化しかつ界面層が形成される。高誘電率誘電体層は前記界面層上に形成される。

（もっと読む）

本発明は、ゲート絶縁膜上に形成されると共にゲート物質から形成されるゲート電極及び半導体基板を有するMIS型半導体デバイスを提供する。ゲート電極は、基板に向かう方向に向けられる第一の側部及び前記基板から離れる方向に向けられる第二の測部を有し、前記活性化された結晶ゲート物質の第一の層は、10¹⁹イオン/cm³又はそれより高いドーピングレベルを有する活性化された結晶ゲート物質の第一の層と、前記活性化された結晶ゲート物質の第一の層の前記第二の側部におけるゲート物質の第二の層とを有する。本発明は、このようなデバイスを製造する方法も提供する。
（もっと読む）

【課題】Ｓ／Ｄ拡散層抵抗の低減とゲート寄生容量の低減とを同時に実現することのできるＭＩＳ型トランジスタ及びその製造方法の提供。
【解決手段】ＭＩＳ型トランジスタは、半導体基板と、この基板上に形成されたソース・ドレイン領域と、このソース・ドレイン領域間のチャネル領域の上方に設けられたゲート電極と、を備える。このＭＩＳ型トランジスタにおいて、前記チャネル形成面を挟んで設けられた前記ソース・ドレイン領域の上面が、前記チャネル形成面よりも嵩上げされてゲート電極側に位置し、かつ、前記ソース・ドレイン領域の上面は、嵩上げされて前記ゲート電極側に位置するレベルの実質的な平坦面と、この平坦面のレベルから前記チャネル形成面のレベルまで傾斜する傾斜面と、を備えると共に、前記チャネル形成面の上側に設けられたゲート絶縁膜により囲まれるゲート電極の形状が、段部を介して下側が先細りとなった断面Ｔ字の形状となっている。 （もっと読む）

【課題】液体原料、特に有機液体原料を用いたＣＶＤ法やＡＬＤ法によって形成された高誘電率のゲート絶縁膜の上に炭素を有しない界面をもってゲート電極を形成する。
【解決手段】液体原料を用いたＣＶＤ法やＡＬＤ法によって形成されたゲート絶縁膜としての酸化ハフニウム膜の上にゲート電極としてのアモルファスシリコン膜を形成する電極形成工程において、酸化ハフニウム膜が形成されたウエハに対して大気圧未満の圧力下で酸素ガスを用いたパージを実施し、その後、ウエハの存在雰囲気を大気圧未満の圧力に維持したまま、酸化ハフニウム膜の上に電極としてのアモルファスシリコン膜を形成する。絶縁膜としての酸化ハフニウム膜の表面に付着した炭素等の不純物を除去でき、さらに、不純物除去後の絶縁膜表面への不純物の再付着を防止できるので、高誘電率の絶縁膜の上に炭素等の不純物を有しない電極を形成することができる。
（もっと読む）

【課題】サイドウォールスペーサーを形成した際に削られた半導体基板部分を埋め込むことでエクステンション領域を半導体基板表面上に形成することを可能とし、短チャネル効果を抑制することを実現する。
【解決手段】半導体基板１０１上にゲート絶縁膜１０２を介して形成されたゲート電極１０３の側面にサイドウォールスペーサー１０４が形成され、半導体基板１０１上に堆積されたエクステンション領域１０９、１１０と、この上に形成されたソース・ドレイン１１２、１１３とを備えた半導体装置１において、サイドウォールスペーサー１０４を形成した際に削られた半導体基板１０１部分を埋め込むように第１エピタキシャル層１０７、１０８を形成し、第１エピタキシャル層上にこれとは逆導電型の第２エピタキシャル層からなるエクステンション領域１０９、１１０が形成されたものである。 （もっと読む）

【課題】不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法を提供する。
【解決手段】この方法は、半導体基板上にシリコン窒化膜を形成することを具備する。前記シリコン窒化膜を有する半導体基板をアンモニア（ＮＨ_３）気体雰囲気で熱処理して前記シリコン窒化膜内の不純物を除去する。一実施形態によって、前記シリコン窒化膜はシリコン前駆体としてＢＴＢＡＳを用いて形成することができる。前記シリコン窒化膜が前記ＢＴＢＡＳを用いて形成する場合でも前記シリコン窒化膜内の不純物は有効に除去できる。 （もっと読む）

【課題】ゲート電極の高抵抗化を防ぐとともに、Ｐｏｌｙ−Ｓｉからなるゲート電極を形成する場合と設計事項を変えることなく、不純物イオンのチャネリング現象を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上に、ポリシリコンからなるゲート電極１４を形成する工程と、ゲート電極１４の表面を露出させる状態で、基板１１上にレジストマスクＲを形成する工程と、イオン注入法により、レジストマスクＲから露出したゲート電極１４の表面側にＳｉを注入することで、ゲート電極１４の表面側に選択的に非晶質層２１を形成する工程と、レジストマスクＲを除去した後、ゲート電極１４の両側の基板１１の表面側に不純物イオンを注入して、ＳＤ領域を形成する工程と、熱処理を行うことで、ＳＤ領域の前記不純物イオンを活性化させるとともに、非晶質層２１をポリシリコンに変化させる工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法を提供する。
【解決手段】一実施例によるエピタキシャル層の製造方法は反応チャンバ内に露出した半導体表面を有する基板をローディングさせるステップを具備する。前記露出した半導体表面上に存在する酸化物が分解されて酸素を除去する洗浄条件が成立するように前記工程チャンバ内を洗浄圧力で排気させて前記基板を洗浄温度で加熱する。前記酸化物が除去されるように前記洗浄条件を洗浄時間の間に維持して清浄な半導体表面を形成する。前記清浄な半導体の表面上にエピタキシャル層を形成する。前記基板を前記反応チャンバからアンローディングさせる。 （もっと読む）

ゲート電極高さを抑制し、ゲート絶縁膜を貫通するＢの突き抜けを抑制し、ソース／ドレインの寄生容量を抑制することの可能なｐＭＯＳトランジスタを作る。 半導体装置の製造方法は、（ａ）素子分離領域によって画定された第１導電型活性領域を含む半導体基板上にゲート絶縁膜を形成する工程と、（ｂ）前記ゲート絶縁膜上に多結晶半導体のゲート電極層を堆積する工程と、（ｃ）不純物をイオン注入することにより、前記ゲート電極層の上部をアモルファス層に変換する工程と、（ｄ）前記ゲート電極層をパターニングして、ゲート電極を形成する工程と、（ｅ）前記アモルファス層が結晶化しない温度で、前記ゲート電極側壁上にサイドウォールスペーサを形成する工程と、（ｆ）前記ゲート電極と前記サイドウォールスペーサをマスクとして前記第１導電型活性領域に第２導電型不純物をイオン注入し、高濃度ソース／ドレイン領域を形成する工程と、を含む。
（もっと読む）

【課題】
高誘電率のＳｉＯ_２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法を提供する。
【解決手段】
本発明の金属化合物は、ＴｉＣを含み、約４.７５乃至約５.３ｅＶ、望ましくは、約５ｅＶの仕事関数を有し且つ高誘電率の誘電体および界面層を含むゲート積層体上で熱的に安定する。更に、そのＴｉＣ金属化合物は、非常に意欲的な等価酸化膜厚（ＥＯＴ）およびｐ型金属酸化物半導体（ｐＭＯＳ）装置における１４Åよりも小さい反転層厚へのスケーリングを可能にする１０００℃においても非常に効率的な酸素拡散バリアである。 （もっと読む）

【課題】 ホウ素及びリンを含むシリコン層を最下層に有するゲート電極の端部の尖りが抑制された半導体装置及びその製造方法を提供する。これによってゲート電流の増加を抑制し、CMOSデバイスのNBTI劣化を抑制する。
【解決手段】 半導体装置１０は、シリコン基板１１と、シリコン基板１１上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成され、ホウ素及びリンを含むポリシリコン層１８ｂを最下層に有するゲート電極１７とを備える。ポリシリコン層１８ｂ中のホウ素の最大濃度と最小濃度との比が１００以下である。 （もっと読む）

本発明はサドル(Saddle)構造を持つナノ大きさのＭＯＳ素子に関し、特にチャネルとゲート構造がサドル形に形成され、ＭＯＳ素子の縮小化特性と性能を改善することができる新しい構造の高集積／高性能ＭＯＳ素子に関する。
本発明によるＭＯＳ素子の主要特徴はチャネル領域がリセスされ、かつリセスされたチャネルの表面及び側面にゲート絶縁膜とゲート電極が形成され、上記ゲート電極はリセスされたチャネルと自己整合するように形成されていることである。すなわち、開示されたＭＯＳ素子では、リセスされたチャネル周辺の絶縁膜の一部を選択的に除去してリセスされたチャネルの表面及び側面を露出する。
本発明によれば、素子の縮小化特性がすぐれており、リセスされたチャネルの表面及び側面に電流が流れるチャネルが形成されるから、電流駆動能力が大幅に増大する。ゲート電極のチャネルに対する制御能力も向上し、従って、素子の特性を改善することができる。
（もっと読む）