【課題】優れたデバイス特性（例えば、優れたホウ素バリア性）を有する酸窒化膜を含む電子デバイス用材料及びその製造方法を提供する。
【解決手段】本発明の電子デバイス用材料は、電子デバイス用基材と、該基材上に配置されたシリコン酸窒化膜とを少なくとも含み、シリコン酸窒化膜は、アンテナを用いてシリコン酸化膜表面をＡｒガスと窒素ガスとを用いたプラズマにより圧力が７〜２６０Ｐａの範囲で窒化して形成され、プラズマによるダメージが少なく、シリコン酸窒化膜は、該シリコン酸窒化膜の厚さ方向に、酸窒化膜表面付近に窒素原子を多く含み、シリコン酸窒化膜は、シリコン酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎ_sが１８〜３０ａｔｍ％の窒素含有領域と、シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎ_bが０〜１０ａｔｍ％の窒素含有領域と、を有する。 （もっと読む）

【課題】ゲート電極とエクステンション領域との間隔を大きくして、電気的特性に優れた半導体装置およびその製造方法を提供する。また、下地の半導体基板にダメージを与えることなしに高誘電率絶縁膜をエッチングすることのできる半導体装置の製造方法を提供する。
【解決手段】ゲート電極８を形成する際のドライエッチングによって、高誘電率絶縁膜７をダメージ層に変え、このダメージ層をウェットエッチングによって除去する。また、ゲート電極８を形成する工程において、ゲート電極８の側壁部方向へのエッチングを行うことによって、その幅方向の寸法Ｗ_２を高誘電率絶縁膜７の幅方向の寸法Ｗ_１より小さくする。Ｗ_１とＷ_２との差は５ｎｍ〜６０ｎｍの範囲内にあることが好ましい。 （もっと読む）

【課題】ノーマリオフ動作が可能な絶縁ゲート電界効果トランジスタを提供する。
【解決手段】このヘテロ接合電界効果トランジスタ(ＭＩＳＨＦＥＴ)は、ＡｌＧａＮバリア層１０４の上にソースオーミック電極１０５とドレインオーミック電極１０６が形成されている。ＡｌＧａＮバリア層１０４上にＳｉＮｘゲート絶縁膜１０８、ｐ型多結晶ＳｉＣ層１０９、オーミック電極であるＰｔ／Ａｕゲート電極１１０が順次形成されている。ｐ型多結晶ＳｉＣ層１０９は仕事関数が相対的に大きいので、ゼロバイアス状態でもＭＩＳＨＦＥＴのチャネルが空乏化されて、ノーマリオフ動作が生じる。 （もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

【課題】エッチングによるゲート電極の形成にあたり、低抵抗多結晶シリコン膜の結晶粒界の影響を抑えることで、形成されたゲート電極のＬＥＲを低減する。
【解決手段】 先ず、半導体基板上にシリコン酸化膜及び多結晶シリコン膜を順次に形成する。次に、多結晶シリコン膜に不純物を注入した後、熱処理を行うことにより、多結晶シリコン膜を低抵抗化する。次に、低抵抗多結晶シリコン膜上にゲート電極が形成される領域部分を覆い、他の領域部分を露出するレジストパターンを形成する。次に、レジストパターンを用い、かつバイアス電力を１００Ｗ以上としたドライエッチングを行うことにより、露出した低抵抗多結晶シリコン膜の部分を除去してゲート電極を形成する。 （もっと読む）

【課題】上述した積み上げソース／ドレイン構造とブースター技術とを両立させることが可能で、これによりキャリア移動度を向上させた素子構造の微細化を図ることができ、これにより更なる高機能化を達成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１上にゲート絶縁膜３を介して設けられたゲート電極４ａと、ゲート電極４ａの側壁に形成された絶縁性のオフセットスペーサ６と、オフセットスペーサ６との間に間隔を保った状態でシリコン基板１１の表面側に設けられた掘り込みパターンａ内にエピタキシャル成長によって形成された化合物半導体層１１と、オフセットスペーサ６によってゲート電極４ａと絶縁された状態でシリコン基板１上および化合物半導体層１１上にエピタキシャル成長によって積上げ形成されたシリコン層１３とを備えたことを特徴とする半導体装置Ｔｒ１。 （もっと読む）

【課題】金属窒化膜からなるゲート電極を有するＭＯＳＦＥＴにおいて、ゲート電極の窒素組成を容易に制御することを可能とする半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１１の上に絶縁膜１５を形成する工程（ａ）と、絶縁膜１５の上に窒素を含まない材料かなる膜である第１の導電膜１６を形成する工程（ｂ）と、第１の導電膜１６の上に窒素を含む材料からなる膜である第２の導電膜１８を形成する工程（ｃ）と、第２の導電膜１８及び第１の導電膜１６をパターニングしてゲート電極を形成すると共に、絶縁膜１５をパターニングしてゲート絶縁膜を形成する工程（ｄ）とを備えている。 （もっと読む）

【課題】縦型トランジスタのカットオフ時のリーク電流を低減する半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板と前記半導体基板の内部に形成された第１の不純物拡散領域と前記第１の不純物拡散領域の上方に形成された柱状半導体層と前記柱状半導体層の側方に形成されたゲート絶縁膜と前記ゲート絶縁膜の側方に形成されたゲート電極と前記不純物拡散領域の上方で前記ゲート電極に接して形成された絶縁体からなる層間膜と前記柱状半導体層の上方で前記ゲート電極に接して形成された絶縁体からなるスペーサと前記柱状半導体層の上方に形成された第２の不純物拡散領域とを具備し前記柱状半導体層の略中央に絶縁膜を有する。 （もっと読む）

【課題】改善されたリセスチャンネルトランジスタを備えた半導体素子及びその製造方法に関するものである。
【解決手段】本発明は、半導体素子及びその製造方法に関し、特に３次元リセスチャンネル構造を埋め込む下部ゲート電極を第１下部ゲート導電層、リセスチャンネル構造の埋込み時に発生するシームとその移動を防止する支持層及び第２下部ゲート導電層の積層構造で形成するように半導体素子を設計することで、３次元リセスチャンネル構造のトポロジー特性により、リセスチャンネル構造内に生成するシームと後続する熱処理工程によるシームの移動現象を最小化し、素子の動作特性を向上させることのできる技術である。 （もっと読む）

【課題】リーク電流が少なく、適切なしきい値を有する半導体装置と製造方法を提供する。
【解決手段】第１ソース・ドレイン領域９，１０の間のｐ型半導体領域上に形成されたアモルファス層またはエピタキシャル層を有する第１ゲート絶縁膜５と、第１ゲート絶縁膜上に形成され４．３ｅＶ以下の仕事関数を有する第１金属の単体層である第１金属層６ａ、および第１金属層上に形成され第１金属と異なる第２金属とIV族半導体との化合物を含む第１化合物層６ｂの積層構造を有する第１ゲート電極６と、を有するｎチャネルＭＩＳトランジスタ１００と、第２ソース・ドレイン領域１９，２０と、第２ソース・ドレイン領域の間のｎ型半導体領域上に形成された第２ゲート絶縁膜１５と、第２ゲート絶縁膜上に形成され、第１化合物層と同じ組成の化合物を含む第２化合物層１６を有する第２ゲート電極１６と、を有するｐチャネルＭＩＳトランジスタ２００と、を備えている。 （もっと読む）

【課題】トレンチの底部付近でのシリコン電極層の不純物の濃度を高めた溝型ＭＯＳＦＥＴを有する半導体装置の製造方法を提供する。
【解決手段】シリコン基板１１の表面にトレンチ１３を形成する工程と、トレンチ１３の表面にゲート絶縁膜１４を形成する工程と、トレンチ１３内のゲート絶縁膜１４上に、トレンチ１３の表面に平行な酸素混入層が形成されたシリコン電極層１７を堆積する工程と、シリコン電極層１７に不純物を注入する工程と、シリコン電極層１７を熱処理して不純物を拡散する工程と、を順次に有する。 （もっと読む）

【課題】 ポケット領域を有するＭＯＳトランジスタにおいて、ポケット不純物の濃度ゆらぎを低減し、ＭＯＳトランジスタの特性を改善する。またＭＯＳトランジスタのチャネル領域に応力を加え、結晶格子を歪ませることによりＭＯＳトランジスタの特性を向上させる。
【解決手段】 シリコン基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にアモルファスシリコン層を堆積する工程と、アモルファスシリコン層をＭＯＳトランジスタのゲート電極形状に加工する工程と、ゲート電極形状に加工されたアモルファスシリコン層をマスクとしてシリコン基板表面に対して斜め方向からポケット不純物の注入を行なう工程とからなる。 （もっと読む）

【課題】所定のシリサイド組成を有するフルシリサイド化ゲート電極を精度良く形成可能な半導体装置の製造方法を実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１０の第１の領域１０Ａに第１のシリコン膜１５ａ、第２のシリコン膜１８ａ及び第２の保護膜１９ａからなる第１の第１のゲート電極形成部２０Ａを形成し、第２の領域１０Ｂに第１のシリコン膜１５ｂ、第１の保護膜１６ｂ、第２のシリコン膜１８ｂ及び第２の保護膜１９ｂからなる第２のゲート電極形成部２０Ｂを形成する。次に、第１のゲート電極形成部２０Ａから第１のフルシリサイド化ゲート電極２７Ａを形成し、第２のゲート電極形成部２０Ｂから第２のフルシリサイド化ゲート電極２７Ｂを形成する。 （もっと読む）

【課題】ゲート電極パターニング後の絶縁膜の損傷を簡便に高感度で検出する。
【解決手段】半導体基板１上にゲート絶縁膜３を形成してその上にゲート電極４を形成した後、ゲート電極４上とゲート電極４形成後のゲート絶縁膜３上に測定用電極５を形成する。そして、測定用電極５と半導体基板１の間に電圧を印加し、そのときの電流を測定する。ゲート電極４形成後のゲート絶縁膜３に損傷６が生じている場合には、測定用電極５と半導体基板１の間にリーク電流が流れるようになるため、それを基にゲート絶縁膜３の損傷６の評価を行う。 （もっと読む）

【課題】ポリシリコン・ゲート電極とＮｉＳｉフルシリサイド・ゲート電極とを高誘電率ゲート絶縁膜上に同時に形成する。
【解決手段】ｐウェル１０３に高誘電率ゲート絶縁膜１０６およびポリシリコン・ゲート電極１０８を形成するとともに、ｎウェル１０４に高誘電率ゲート絶縁膜１０７およびポリシリコン・ゲート電極１０９を形成する。次に、ポリシリコン・ゲート電極１０８，１０９の表面が露出するように層間膜１１６を形成する。さらに、層間膜１１６およびポリシリコン・ゲート電極１０８，１０９の表面を覆うＮｉ膜１１７を形成する。続いて、Ｎｉ膜１１７の表面のうちポリシリコン・ゲート電極１０８に対向する領域を含み且つポリシリコン・ゲート電極１０９に対向する領域を含まない部分にＳｉ膜１１８を形成する。さらに、加熱処理により電極１０８，１０９をシリサイド化した後、層間膜１１６上の膜を除去する。 （もっと読む）

【課題】イオン注入を行うことに起因する電気的特性の低下およびしきい値電圧の変動を抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１にチャネル領域３を挟むように形成された一対のソース／ドレイン領域４と、チャネル領域３上にゲート絶縁膜５を介して形成されたゲート電極６とを備えている。そして、ゲート電極６は、金属含有層７と、金属含有層７上に形成された金属含有層９と、金属含有層７と金属含有層９との間に形成されたポリシリコン層８とを含む。 （もっと読む）

【課題】ｈｉｇｈ−ｋ（高誘電率）膜を含むゲート絶縁膜を用いたＭＩＳトランジスタの信頼性および特性を向上させる。
【解決手段】ゲート長が１０ｎｍ以下のＭＩＳトランジスタにおいて、シリコン基板１１上に形成された酸化シリコン膜４およびその酸化シリコン膜４上に形成されたｈｉｇｈ−ｋ膜５を含んでなるゲート絶縁膜２は、ゲート長方向において中央より側面側で窒素を多く含み、かつ、膜厚方向において下面側より上面側で窒素を多く含む窒素領域２１を有している。 （もっと読む）

【課題】短チャネル効果を抑制するＭＯＳトランジスタおよびその製造方法を提供する。
【解決手段】集積回路がゲート酸化膜に接触する底部を持つゲートを有する少なくとも１つのＭＯＳトランジスタを備える。 該底部は、ソース領域とドレイン領域との間のゲートの長さに沿った不均一な仕事関数を有し、該ゲートの端部における該仕事関数の値は、該ゲートの中央部における該仕事関数の値より大きい。ゲートは、該中央部において第１の材料を含み、残りの部分において第２の材料を含む。このような構成は、例えばシリサイド化によって得られる。
（もっと読む）

【課題】 本発明は、サイドウォールスペーサの端部で接合リーク電流を増大させない半導体装置を提供することを目的とする。
【解決手段】 本発明は、シリコン基板１と、シリコン基板１の主面にゲート絶縁膜３を介して形成されたゲート電極４と、ゲート電極４の側面を覆うように形成され、最下層がシリコン酸化膜６で、シリコン酸化膜６上にシリコン窒化膜７が形成された少なくとも２層からなるサイドウォールスペーサ８と、ゲート電極４を挟むシリコン基板１の主面に形成されたソース領域及びドレイン領域と、シリコン窒化膜７の下層に延在することなく、ソース領域及びドレイン領域側のシリコン酸化膜６の端面を覆うプロテクション膜２０と、ゲート電極４に対してプロテクション膜２０よりも外側のソース領域及びドレイン領域に形成される金属シリサイド層１１とを備える。 （もっと読む）

【課題】ダミーゲートを用いた半導体装置の製造方法において、ＲＰＴの短縮、ゲート寸法の加工精度の向上を図る半導体装置の製造方法を提供する。
【解決手段】半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。前記ダミーゲートは、前記半導体基板上に、炭素と水素との原子比（Ｃ／Ｈ）が１以上であり、かつ炭素の絶対量が５０％以上である炭素過剰の組成のポリマーを塗布してポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、及び前記フォトレジストパターンを前記ポリマー膜に転写する工程により形成されることを特徴とする。 （もっと読む）