【課題】ニッケルシリサイドの耐熱性を向上させることが可能な半導体装置の製造方法を提供する。
【解決手段】ゲート領域２、ソース領域４及びドレイン領域５が形成された半導体基板１上にニッケル（またはニッケル合金）６を形成し（図１（Ａ））、第１アニール工程でダイニッケルシリサイド７を形成し（図１（Ｂ））、プラズマ処理工程では水素イオンを含有するプラズマにより、水素イオンをダイニッケルシリサイド７またはダイニッケルシリサイド７の下部のゲート領域２、ソース領域４及びドレイン領域５に注入し、第２アニール工程でダイニッケルシリサイド７をニッケルシリサイド８に相変態させる（図１（Ｃ））。 （もっと読む）

半導体構造の形成方法は、絶縁材料からなる層（２１０）を備えた半導体基板を設ける。絶縁材料からなる層内には凹部が設けられている。凹部には銀を含む材料（２１６）が充填されており、場合によってはロジウム（２１４），（２１７）で被覆されている。
（もっと読む）

【課題】王水を用いることなくニッケルプラチナ膜の未反応部分を選択的に除去しうるとともに、プラチナの残滓が半導体基板上に付着するのを防止しうる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１６と、ゲート電極１６の両側のシリコン基板１０内に形成されたソース／ドレイン拡散層２４とを有するＭＯＳトランジスタ２６を形成し、シリコン基板１０上に、ゲート電極１６及びソース／ドレイン拡散層２４を覆うようにＮｉＰｔ膜２８を形成し、熱処理を行うことにより、ＮｉＰｔ膜２８とソース／ドレイン拡散層２４の上部とを反応させ、ソース／ドレイン拡散層２４上に、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂを形成し、過酸化水素を含む７１℃以上の薬液を用いて、ＮｉＰｔ膜２８のうちの未反応の部分を選択的に除去するとともに、Ｎｉ（Ｐｔ）Ｓｉ膜３４ａ、３４ｂの表面に酸化膜を形成する。 （もっと読む）

【課題】適切なトランジスタ閾値電圧を与えるメタルゲート電極を有し、比較的簡単な製造工程により製造することのできる半導体装置、およびこれを実現可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置は、シリコンを含む半導体基板と、前記半導体基板上に形成された比誘電率が８以上の高誘電材料からなる第１、および第２のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成されたジャーマナイドからなる第１のゲート電極と、前記第２のゲート絶縁膜上に形成されたシリサイドからなる第２のゲート電極と、を備える。 （もっと読む）

【課題】従来のＦＥＴにおいては、電流駆動能力が低下してしまう。
【解決手段】ＦＥＴ２０は、半導体基板１０上に設けられた電極膜２４ａと、電極膜２４ａ上に設けられ、当該電極膜２４ａと共にゲート電極２４を構成する応力膜２４ｂと、を備えている。電極膜２４ａおよび応力膜２４ｂの各々は、金属、窒化金属または金属シリサイドからなる。応力膜２４ｂは、半導体基板１０に対して圧縮応力を有している。 （もっと読む）

半導体構造の製造方法は、第１トランジスタ素子および第２トランジスタ素子を有する半導体基板を提供するステップを有する。前記第１トランジスタ素子は少なくとも１つの第１アモルファス領域を含み、前記第２トランジスタ素子は少なくとも１つの第２アモルファス領域を含む。前記第１トランジスタ素子の上に応力発生層が形成される。前記応力発生層は、前記第２トランジスタ素子は覆わない。第１アニールプロセスが実施される。前記第１アニールプロセスは、前記第１アモルファス領域および前記第２アモルファス領域を再結晶化させるために適合されている。前記第１アニールプロセス後に、第２アニールプロセスが実施される。前記第２アニールプロセス中は、前記応力発生層が前記基板上に残されている。
（もっと読む）

【課題】チャネル部に制御性良好に大きな応力を印加することが可能で、これにより特性バラツキが小さく、かつ性能が高く維持された半導体装置を提供する。
【解決手段】基板１上に設けられたゲート電極４と、ゲート電極４脇における基板１の表面層に設けられたソース／ドレイン７と、ゲート電極４下のチャネル部に応力を印加するためにゲート電極４とその両脇における基板１の表面とを覆う状態で設けられ応力膜１１，１２とを備えた半導体装置１０７-1であり、特にゲート電極４に対して所定幅で離間した位置に、基板１の表面層をソース／ドレイン７の深さの範囲で掘り下げた段差ｄが設けられており、応力膜１１，１２は、少なくともゲート電極４上方から段差ｄの側壁までを連続して覆うことを特徴としている。 （もっと読む）

【課題】ゲート電極上に応力絶縁膜を設けた半導体装置において、ＭＩＳトランジスタの駆動能力が低下することを防止する。
【解決手段】半導体基板１００上における第１の活性領域１００ｂに形成された第１のＭＩＳトランジスタを有する半導体装置であって、第１のＭＩＳトランジスタは、第１の活性領域１００ｂ上に形成された第１のゲート絶縁膜１０３ｂと、第１のゲート絶縁膜１０３ｂ上に形成された第１のゲート電極１０４ｂと、第１のゲート電極１０４ｂにおける上面及びゲート長方向の側面上に形成され、第１のＭＩＳトランジスタのチャネルに対して第１の応力をゲート長方向に働かせる第１の応力絶縁膜１１１ｂと、第１のゲート電極１０４ｂにおけるゲート幅方向の側面上に形成された第１の下地絶縁膜１１２とを備え、第１のゲート電極１０４ｂにおけるゲート幅方向の側面上には、第１の応力絶縁膜１１１ｂが形成されていない。 （もっと読む）

【課題】ＭＯＳトランジスタを備える半導体装置において、チャネル領域に応力を印加する厚いライナー膜を設けると共に、ソース領域・ドレイン領域に対するコンタクトを確実に形成する。
【解決手段】半導体装置は、基板１００に形成され、チャネル領域、ゲート絶縁膜１０２、ゲート電極１０３、ソース領域及びドレイン領域１０５を有するＭＯＳトランジスタを備える。更に、ゲート電極１０３、ソース領域及びドレイン領域１０５を覆い、チャネル領域に応力を印加するライナー膜１２２と、ゲート電極１０３、ソース領域又はドレイン領域１０５に接続されるコンタクトプラグ１１１とを備える。コンタクトプラグ１１１のライナー膜１２２上面より上の部分における断面積は、コンタクトプラグ１１１の前記ライナー膜１２２上面より下の部分における断面積に比べて大きい。 （もっと読む）

【課題】安価な構成でＭＯＳＦＥＴの動作速度を向上可能な半導体装置を提供する。
【解決手段】ＭＯＳＦＥＴのソース５、ドレイン６、側壁絶縁層４及びゲートを覆うように応力膜７を形成し、その応力膜７に、応力膜７表面から側壁絶縁層４方向に伸びるスリット８を形成することで、ゲート上の応力膜７ａの局所的な応力成分によって、ソース５、ドレイン６上の応力膜７ｂ、７ｃの局所的な応力成分が緩和される作用が、スリット８によって抑制される。 （もっと読む）

【課題】サイドウォールスペーサとしての機能を果たすとともに、応力膜の応力を効果的にチャネル領域に伝えることを可能にする。
【解決手段】半導体領域１１と、半導体領域１１上にゲート絶縁膜１２を介して形成したゲート電極１３と、ゲート電極１３両側の半導体領域１１に形成したエクステンション領域１４、１５と、それを介して形成したソース・ドレイン領域１６、１７と、ゲート電極１３側壁およびエクステンション領域１４、１５上を被覆する絶縁膜２４と、半導体領域１１上を被覆してゲート電極１３下方の半導体領域１１に応力を印加する応力膜３１とを有し、絶縁膜２４は、ソース・ドレイン領域１６、１７を形成する際にゲート電極１３側壁に形成された複数層からなるサイドウォール絶縁膜の一部を除去した少なくとも最下層からなることを特徴とする。 （もっと読む）

【課題】ＭＯＳＦＥＴにおいて、ショートチャネル効果の抑制と移動度向上を両立させることを可能とする。
【解決手段】第１半導体面１１とこの面につながる面であり、かつ該第1半導体面に対して傾斜を有する第２半導体面１２を有する半導体領域１０と、第１、第２半導体面１１、１２上にゲート絶縁膜２１を介して第１、第２半導体面１１、１２境界上に設けられたゲート電極２２と、ゲート絶縁膜２１を挟んでゲート電極２２と第１半導体面１１内でオーバーラップするように半導体領域１０に形成されたソース不純物領域２３と、少なくとも第２半導体面１２直下の半導体領域１０に設けられたドレイン不純物領域２４と、ドレイン不純物領域２４と半導体領域１０との接合界面Ｊｄが、ソース不純物領域２３と半導体領域１０との接合界面Ｊｓより、第１、第２半導体面１１、１２の境界Ｂに近い状態に形成されている。 （もっと読む）

【課題】素子が微細化されても優れたプロセス安定性を有し、かつシリサイドが形成された領域での抵抗増大を抑制する。
【解決手段】基板主表面側に絶縁膜によって区分されたシリコン領域を形成する工程と、このシリコン領域表面にシリコン酸化膜を形成する工程と、このシリコン酸化膜を形成した基板上に第１の金属及び第２の金属の混合膜を形成する工程と、熱処理によりシリコン領域に形成されたシリコン酸化膜を第２の金属によって還元する工程と、熱処理により第１の金属とシリコン領域のシリコンとを反応させてシリコン領域の表面にのみシリサイド膜を形成する工程とを有し、第１の金属はＣｏ、Ｎｉ、Ｐｔ又はＰｄであり、第２の金属はＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ又はＣｒである。 （もっと読む）

【課題】 簡単化されたデュアル応力ライナ構成を用いる向上した性能をもつ半導体構造体を提供すること。
【解決手段】 ゲート誘電体の下にあるチャネル領域内の応力を強化するために、新しいデュアル応力ライナ構成が用いられる、完全にシリサイド化されたゲート電極を有するｎＦＥＴを含む半導体構造体が提供される。新しいデュアル応力ライナ構成は、ｎＦＥＴの完全にシリサイド化されたゲート電極の上面と実質的に同一平面にある上面を有する第１の応力ライナを含む。本発明によると、第１の応力ライナは、完全にシリサイド化されたゲート電極を含むｎＦＥＴの上には存在しない。代わりに、本発明の第１の応力ライナは、完全にシリサイド化されたゲート電極を有するｎＦＥＴを部分的に包み込む、すなわちその両側を囲む。第１の応力ライナのものと反対の極性を有する（すなわち、反対の応力型の）第２の応力ライナが、第１の応力ライナの上面上及び完全にシリサイド化されたＦＥＴを含むｎＦＥＴの上に配置される。本発明によると、第１の応力ライナは引張応力ライナであり、第２の応力ライナは圧縮応力ライナである。 （もっと読む）

【課題】 集積回路の全体寸法を著しく増大させることなく、デュアル応力ライナ境界問題を克服する方法及び半導体構造体を提供すること。
【解決手段】 本発明によれば、デュアル応力ライナ境界又はその間のギャップは、隣接するダミー・ゲート領域上に強いて置くようにされる。隣接するダミー・ゲート領域上にデュアル応力ライナ境界又はギャップを強いて置くようにすることによって、デュアル応力ライナ境界又はギャップに関連する大きな応力が、半導体基板にではなくダミー・ゲート材料に移行する。したがって、最も近くに隣接するＦＥＴに対するデュアル応力ライナ境界の影響が低減される。さらに、本発明を用いてデバイス変動性及びパッキング密度の利点が達成される。 （もっと読む）

【課題】ＮＭＯＳトランジスタの電流駆動能力を向上することが可能な技術を提供する。
【解決手段】半導体基板１にＮＭＯＳトランジスタ３を形成する。その後、引張応力が０．５ＧＰａ以下で、かつ結合水素濃度が少なくとも２．０×１０²²ａｔｏｍｓ／ｃｃであるシリコン窒化膜２０を、ＮＭＯＳトランジスタ３のゲート構造６を覆って半導体基板１上に形成する。そして、シリコン窒化膜２０に対して、紫外線、電子ビーム及び赤外線の少なくとも一つを照射する。 （もっと読む）

【課題】電力用半導体装置に使われるスイッチング素子において、耐圧を低下させることなくオン抵抗の電圧依存性を改善する。
【解決手段】ＲＥＳＵＲＦＭＯＳＦＥＴにおいて、Ｎ型ドリフト領域１０２の表面部におけるドレイン領域１０９とドリフト埋め込み領域１１４との間に、ドリフト領域１０２の他の部分と比べてより高いＮ型不純物濃度を有するＮ型上部拡散領域１１５が設けられている。 （もっと読む）

【課題】 トランジスタのドレイン電流がその表面に形成された絶縁膜の応力によって変化することを利用して、ウェハ面内におけるドレイン電流バラツキの抑制された半導体装置を提供する。
【解決手段】 ＭＯＳ型トランジスタ素子上に応力調整用絶縁膜１０を有し、ＭＯＳ型トランジスタ素子のゲート線幅Ｌｇの設計値からの変動量に応じて、応力調整用絶縁膜１０の応力が紫外線１１の照射により調整されている。ＭＯＳ型トランジスタ素子がＰ型ＭＯＳＦＥＴの場合は、同じ設計値に対してゲート線幅が小さいほど応力が大きくなるように調整され、ＭＯＳ型トランジスタ素子がＮ型ＭＯＳＦＥＴの場合は、同じ設計値に対してゲート線幅が大きいほど応力が大きくなるように調整されている。 （もっと読む）

【課題】 浅い不純物拡散領域におけるドーパント不純物の拡散を抑制し得る半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にゲート絶縁膜１８を介してゲート電極２０を形成する工程と、ゲート電極をマスクとして半導体基板内にドーパント不純物を導入することにより、ゲート電極の両側の半導体基板内に不純物拡散領域２８、３６を形成する工程と、半導体基板上に、ゲート電極を覆うようにシリコン酸化膜３８を形成する工程と、シリコン酸化膜を異方性エッチングすることにより、ゲート電極の側壁部分にシリコン酸化膜を有するサイドウォールスペーサ４２を形成する工程とを有する半導体装置の製造方法であって、シリコン酸化膜を形成する工程では、ビスターシャルブチルアミノシランと酸素とを原料として用い、熱ＣＶＤ法により、５００〜５８０℃の成膜温度で、シリコン酸化膜を形成する。 （もっと読む）

【課題】 本発明が解決しようとする課題は、窒化物半導体電界効果トランジスタにおいて、しきい電圧の制御が可能なエンハンスメント形の動作を得ることである。
【解決手段】 結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。 （もっと読む）