【課題】電子供給層と絶縁層との間の界面準位を低減させ、リーク電流やドレイン電流のコラプス等の抑制を可能とすること。
【解決手段】本発明は、基板（１０）上に設けられたＧａＮ電子走行層（１２）と、電子走行層（１２）上に設けられ２次元電子ガス（１３）を電子走行層（１２）に生成するＡｌＧａＮ電子供給層（１４）と、電子供給層（１４）上に設けられたＧａＮ層（２０）と、ＧａＮ層（２０）との間に絶縁膜（３２）を介し設けられたゲート電極（３４）と、を具備する半導体装置である。 （もっと読む）

【課題】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、しきい電圧の制御可能であり、ノーマリーオフ動作が可能な素子構造を提供する。
【解決手段】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された層構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。 （もっと読む）

【課題】微細なパターンを有する膜の形成を実現するパターニング方法と、このパターニング方法を用いて製造した積層体、アレイ基板ならびに微細化された電子デバイスを提供する。
【解決手段】本発明に係るパターニング方法は、金属含有層からなり、所望のパターンの開口１７が設けられたマスクＭ１を基板１０の上に形成する工程と、前記基板１０上の前記開口１７が設けられた領域および前記マスクＭ１の上に被パターニング膜２０を形成する工程と、前記マスクＭ１を前記基板１０から剥離する工程と、を含み、前記基板側１０の開口１７の面積は、他方の開口１７の面積と同一であるか、または他方の開口１７の面積より小さいことを特徴とする。 （もっと読む）

【課題】 金属酸化物又は金属酸窒化物からなる高誘電率膜を半導体材料と直接接合させても10¹¹ cm^-2eV^-1台の界面準位密度を維持できるMIS型半導体装置を得ることを課題とする。
【解決手段】 金属酸化物又は金属酸窒化物と半導体材料の接合界面において、半導体原子と異種原子との結合が一分子層以下であることを特徴としたMIS型半導体装置によって解決される。 （もっと読む）

【課題】 本発明が解決しようとする課題は、窒化物半導体電界効果トランジスタにおいて、しきい電圧の制御が可能なエンハンスメント形の動作を得ることである。
【解決手段】 結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。 （もっと読む）

【課題】ゲート電圧の閾値を従来よりも高くするとともに、所望の閾値電圧とすることができるIII族窒化物半導体を用いたノーマリオフ型電界効果トランジスタを提供する。
【解決手段】アクセプタとドナーを含んで成長されたIII族窒化物半導体層３と、III族窒化物半導体層３上に形成されてそのアクセプタの濃度とドナーの濃度に基づいて所定の閾値電圧となる厚さに制御されたゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極８と、ゲート電極８の一側方に間隔をおいてチャネル層３上に形成されたソース電極６と、ゲート電極８から他側方に間隔をおいてチャネル層３の上に形成されたドレイン電極７とを有し、閾値電圧を高くする。 （もっと読む）

【課題】ソース電極及びドレイン電極のコンタクト抵抗が小さく且つ電極の形成が容易な電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１０の上に形成され、一般式がＩｎｘＡｌｙＧａ１−ｙＮ（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表されるキャップ層２５を含む窒化物半導体積層体２０と、キャップ層２５の上に互いに間隔をおいて形成されたノンアロイのソース電極３１及びノンアロイのドレイン電極３２とを備えている。 （もっと読む）

【課題】窒化物半導体層のヘテロ構造を含むノーマリオフタイプのＦＥＴを提供する。
【解決手段】格子定数ａ₁およびバンドギャップＥｇ₁を有する第１窒化物半導体層と、第１窒化物半導体層上に積層されていて格子定数ａ₂およびバンドギャップＥｇ₂を有する第２窒化物半導体層と、第２窒化物半導体層上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間の領域において第２窒化物半導体層上に形成されたピエゾ効果膜と、ピエゾ効果膜の領域上に形成されたゲート電極とを含み、格子定数ａ₁とａ₂との関係がａ₁＞ａ₂であり、バンドギャップＥｇ₁とＥｇ₂との関係がＥｇ₁＜Ｅｇ₂であり、ピエゾ効果膜の第２窒化物半導体層側の表面における残留分極密度が、第１窒化物半導体層と第２窒化物半導体層との界面における２次元電子ガス層の電荷密度以上であって、ピエゾ効果膜の第２窒化物半導体層側の表面にマイナス電荷が分極している電界効果型トランジスタである。 （もっと読む）

【課題】３次元形状を有する半導体部材を可及的に安価に加工することを可能にする。
【解決手段】突起部を有する半導体部材上にプラトー部を形成する工程と、上記プラトー部に、自己組織化材料またはその溶液を選択的に塗布し、自己組織化材料膜を形成する工程と、上記自己組織化材料膜に潜像を自己組織的に作成する工程と、上記潜像をエッチングによって現像し自己組織化材料膜のパターンを形成する工程と、前記パターンをマスクとして前記半導体部材を加工する工程と、を備えている。 （もっと読む）

【課題】電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させること。
【解決手段】ＨＥＭＴ１は、基板２上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層３、バッファ層４、電子走行層５および電子供給層６を、この順に積層して備える。バッファ層４は、炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下であり、かつこの炭素濃度に対してＨＥＭＴ１の耐圧が急激に変化する濃度以上とされる。また、電子走行層５の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上であり、かつこの層厚に対してＨＥＭＴ１の耐圧が急激に変化する厚さ以下とされる。 （もっと読む）

【課題】オーミックコンタクト抵抗が低減できるようなオーミックコンタクト形成のためのアニール処理を施した、炭化ケイ素(000-1)面上に絶縁膜を有する半導体装置の製造方法および半導体装置を提供すること。
【解決手段】炭化ケイ素半導体の(000-1)面8上に、少なくとも酸素と水分を含むガス中で熱酸化し前記炭化ケイ素半導体の(000-1)面8上に接するように絶縁膜18を形成する工程と、絶縁膜18の一部を除去し開口部を形成する工程と、開口部の少なくとも一部にコンタクトメタル20を堆積する工程と、熱処理によりコンタクトメタル20と炭化ケイ素の反応層21を形成する工程とを有する炭化ケイ素半導体装置の製造方法において、前記熱処理を不活性ガスと水素の混合ガス中にて実施することを特徴とする炭化ケイ素半導体装置の製造方法である。 （もっと読む）

【課題】ゲート長が異なっていても、均一な金属組成比のフルシリサイドゲート電極を備え、かつその金属組成比を容易に制御できる半導体装置及びその製造方法を提供する。
【解決手段】異なるゲート長のポリシリコンゲート電極９，２９において、その上端の高さを等しく、かつサイドウオール２０よりも低く形成する。そして、ポリシリコンゲート電極９，２９を覆うように金属膜８を形成後、熱処理によりシリサイド化する。ポリシリコンゲート電極２１の上端の高さが、サイドウオール２０の上端の高さよりも低く形成されているので、微細なゲート長であってもシリサイド反応が加速されることなく、一次元的に進む。その結果、ゲート長が異なるポリシリコンゲート電極９，２９でも、均一な金属組成比のフルシリサイドゲート電極を安定して形成できる。 （もっと読む）

【課題】 ゲートリーク電流を抑制できる半導体装置とその製造方法を提供する。
【解決手段】 半導体基板と、この半導体基板の表面に形成されたチャネル領域と、この
チャネル領域の両側の前記半導体基板に形成されたソース・ドレイン領域と、前記チャネ
ル領域を覆うように形成されたゲート絶縁膜と、この絶縁膜上に形成されたゲート電極と
を有する半導体装置において、前記ゲート絶縁膜が超格子単結晶絶縁体膜で形成されてい
る。 （もっと読む）

【課題】 製造方法が容易なデュアルメタルゲート構造を実現することができ、ＣＭＯＳデバイス等の特性向上に寄与する。
【解決手段】 基板上に、ｐチャネルＭＩＳトランジスタ５１とｎチャネルＭＩＳトランジスタ５２を具備した半導体装置であって、ｐチャネルＭＩＳトランジスタ５１のゲート電極３２の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は８０％以上であり、ｎチャネルＭＩＳトランジスタ５２のゲート電極５３の膜厚方向に対するＴａＣ（１１１）面の結晶配向比率［ＴａＣ（１１１）面／｛ＴａＣ（１１１）面＋ＴａＣ（２００）面｝］は６０％以下である。 （もっと読む）

【課題】従来よりも均一な膜厚の金属シリサイド膜をアクティブ領域に備えた半導体装置およびそのような半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０に素子分離領域２０を形成し、素子分離領域に隣接するアクティブ領域ＡＡに不純物拡散層７０を形成し、半導体基板上に金属膜８０を堆積し、素子分離領域上の少なくとも一部分の金属膜を除去し、金属膜および半導体基板とを熱処理することによって、アクティブ領域上に自己整合的にシリサイド膜１１０を形成することを具備する。 （もっと読む）

【課題】耐電圧、耐熱性、耐放射線性、及び高速性が優れ、かつ、チャネル領域を短くでき、素子の応答性が高いダイヤモンド半導体素子を高精度で製造できる半導体素子の製造方法を提供する。
【解決手段】第１のダイヤモンド半導体領域１の表面上に、絶縁膜２と電極金属層３と犠牲層４を積層し、この犠牲層４の上に、局所的にレジスト５をパターン形成する。そして、レジスト５をマスクとして、第１の犠牲層、電極金属層及び絶縁膜をエッチングした後、レジスト５を除去することにより、第１のダイヤモンド半導体領域１の上に、絶縁膜２と電極金属層３と第１の犠牲層４との積層体をパターン形成する。その後、第１のダイヤモンド半導体領域１の上に、不純物がドープされた高濃度ドープ層７（第２及び第３のダイヤモンド半導体領域）を形成する。その後、犠牲層４をエッチングにより除去し、高濃度ドープ層７上に電極金属８を形成する。 （もっと読む）

【課題】 カーボンナノチューブを細孔内に有するメソ構造体の管状細孔の方向性を、基板表面の異方性に基づく配向規制力を用いて、マクロスコピックなスケールで制御されている構造体およびその製造方法を提供する。
【解決手段】 基板上に形成された、均一な径の管状の細孔が一軸方向に配列した構造を有するメソ構造体膜と、前記メソ構造体膜の細孔内にカーボンナノチューブを有する構造体において、前記カーボンナノチューブが一軸配向を有していることを特徴とするものである。 （もっと読む）

【課題】 炭化珪素を用いたチャネル形成領域でのキャリアの移動度を高め、オン抵抗の低下及び素子特性の向上を可能とする。
【解決手段】 縦型のＭＯＳＦＥＴにおけるＳｉＳｎＣチャネル層１４が、Ａｌのドープによりｐ型半導体に構成されると共に、ＳｉＣ結晶にＳｎがドープされたＳｉ_0.9Ｓｎ_0.1Ｃ混晶を含んでいる。 （もっと読む）

【課題】高耐圧且つ低オン抵抗なノーマリーオフ型の半導体装置及びその製造方法を提供すること。
【解決手段】ｐ型半導体領域と、ｎ型半導体領域と、これらｐ型半導体領域とｎ型半導体領域との間に介在して設けられｐ型及びｎ型半導体よりも高抵抗な高抵抗領域と、を有する第１の層と、第１の窒化物半導体からなり第１の層の上に積層された第２の層と、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなり第２の層の上に積層された第３の層と、第３の層の上に設けられたソース電極と、ドレイン電極と、ｐ型半導体領域に対向して第３の層の上に設けられたゲート電極と、を備え、ｐ型半導体領域はソース電極とゲート電極のいずれか一方と接続され、第１の層において、ゲート電極とドレイン電極間に対応する部分に高抵抗領域が設けられている。 （もっと読む）

【課題】 より確実且つ容易に高耐圧を実現できる半導体装置及びその製造方法を提供すること。
【解決手段】 第１の窒化物半導体からなる第１の層と、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、前記第２の層の上に設けられたソース電極と、前記第２の層の上に設けられたドレイン電極と、前記第２の層の上に設けられたゲート電極と、前記ソース電極と前記ドレイン電極と前記ゲート電極の少なくともいずれかに接続され、少なくとも一部が前記第１の層に接して設けられたｐ型ポリシリコン層と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）