【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）

【課題】従来のＣＭＩＳデバイスにおいては、価電子帯端近くの高い仕事関数を有する金属は、還元雰囲気アニール後に実効仕事関数が低下する。
【解決手段】半導体装置は、ソースとドレイン間のＮ型半導体層上に形成された金属元素を含むゲート絶縁膜と、ゲート絶縁膜上に形成され、膜厚が３ｎｍ以下であるカーボン層と、カーボン層上に形成されたゲート電極とを有し、ゲート電極／ゲート絶縁膜界面へのカーボン層による仕事関数の上昇効果により、還元雰囲気アニール耐性のない価電子帯端近くの高い仕事関数を有する金属を用いずとも、ＰＭＩＳＦＥＴに必要な実効仕事関数を得ることができ、低い閾値電圧を実現する。 （もっと読む）

【課題】パワーデバイスなどへの適用に適したIII族窒化物半導体を用いた窒化物半導体積層構造およびその形成方法、ならびにこの形成方法により形成される窒化物半導体積層構造部を有する窒化物半導体素子およびその製造方法を提供すること。
【解決手段】III族窒化物半導体からなる窒化物半導体積層構造の形成工程において、ｎ型ＧａＮ層７の上には、開口部９を有する絶縁膜マスク８が形成される。そして、この絶縁膜マスク８の開口部９から露出するｎ型ＧａＮ層７から、III族窒化物半導体からなるｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、この順に成長させられてｎｐｎ構造からなるメサ状積層部１５が形成される。 （もっと読む）

【課題】トランジスタのサイズによらない普遍的な引っ張り歪みをｎチャネル型ＭＯＳトランジスタに印加できる半導体装置を提供する。
【解決手段】ｎチャネル型ＭＯＳトランジスタのゲート絶縁膜として、高誘電率絶縁膜を使用し、この高誘電率絶縁膜を半導体基板上に界面層を介さず直接形成することにより、チャネル領域に引張り歪を与える。チャネル領域に圧縮歪を有するｐチャネル型ＭＯＳトランジスタと組み合わせることにより、相補型の高性能半導体装置を構成できる。 （もっと読む）

【課題】ゲート−ドレイン間のブレークダウン電圧を向上させることができ、パワーデバイスへの適用に適した窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この電界効果トランジスタは、ｎ型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ型ＧａＮ層４が、順に積層された窒化物半導体積層構造部１を備えている。窒化物半導体積層構造部１には、壁面７および引き出し部５が形成されている。壁面７および引き出し部５にはゲート絶縁膜８が形成され、このゲート絶縁膜８上にはゲート電極９が形成されている。また、引き出し部５にはドレイン電極６が形成され、ｎ型ＧａＮ層４にはソース電極１１が形成されている。そして、ゲート絶縁膜８は、ｎ型ＧａＮ層４の上面および引き出し部５の上面に形成された第２部分１４と、壁面７に形成された第１部分１５とに区別され、第２部分１４の厚みが第１部分１５の厚みより厚くなるように形成されている。 （もっと読む）

【課題】しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。
【解決手段】電界効果トランジスタ１００は、基板１上にバッファ層２，３、半導体動作層４、ゲート絶縁膜５Ｇａおよびゲート電極５Ｇｂを順次積層して備え、バッファ層３内にあってこのバッファ層３の積層面に平行な所定面内の転位密度は、この転位密度に対するバッファ層３の体積抵抗率が極大値近傍となる密度値とされ、具体敵意は２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下とされている。 （もっと読む）

【課題】化合物半導体領域の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜に求められる相反する要求を共に満たし、高性能で信頼性に優れた半導体装置を実現する。
【解決手段】化合物半導体領域２の表面を覆う保護絶縁膜１０を性質の異なる第１の絶縁膜１１と第２の絶縁膜１２との２層構造を有するように形成する。第１の絶縁膜１１は非ストイキオメトリのシリコン窒化膜、第２の絶縁膜１２はほぼストイキオメトリの状態とされたシリコン窒化膜とする。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層（チャネル層）に対してコンタクト電極を良好にオーミック接触させることができる窒化物半導体素子の製造方法を提供すること。
【解決手段】III族窒化物半導体からなる電界効果トランジスタの製造工程において、まず、基板１２の上にｎ型ＧａＮ層２およびｐ型ＧａＮ層３が形成される。次いで、このｐ型ＧａＮ層３の上に、コンタクト電極１５が形成される。コンタクト電極１５が形成された後には、ｐ型ＧａＮ層３からコンタクト電極１５上に至る領域にｎ型ＧａＮ層４が形成され、このｎ型ＧａＮ層４の表面からコンタクト電極１５に至るコンタクトホール１４が形成される。そして、このコンタクトホール１４にソース電極１１が埋め込まれる。 （もっと読む）

【課題】高誘電率材料でゲート絶縁膜を形成するも、窒化物半導体層とゲート絶縁膜との界面における界面準位の発生を抑止し、ゲート絶縁膜における所期の絶縁機能を達成するとともに、工程増及び工程煩雑化を招くことなく製造プロセスの過程において離脱した窒素を補充して、高信頼性を実現することができる半導体装置及びその製造方法を提供する。
【解決手段】ＭＩＳ型のＧａＮ−ＦＥＴにおいて、少なくともゲート電極１２直下におけるＴａ₂Ｏ₅からなるゲート絶縁膜１１の下面を覆うように、窒化物半導体層である表面層５上に酸素を含有しない導電性窒化物、ここではＴａＮからなる下地層９を配する。 （もっと読む）

【課題】メサ形状である第１の材料層の周囲に第２の材料を空隙なく平坦に埋め込むことができる埋込方法、半導体素子製造方法、および、メサ形状である第１の半導体層の周囲に第２の半導体が空隙なく平坦に埋め込まれた半導体素子を提供すること。
【解決手段】本発明にかかる埋込方法は、基板上に形成された第１の材料層上にエッチングマスクを形成するマスク形成工程と、エッチングマスク周縁が所定幅分突出するように第１の材料層をメサ形状にドライエッチングするエッチング工程と、エッチング工程後に第２の材料によってメサ形状周囲を選択的に埋め込む埋込工程と、エッチングマスクを除去するマスク除去工程と、を含むことを特徴とする。 （もっと読む）

【課題】ゲートオフ時におけるソース・ドレイン電極間のリーク電流を低く抑制しつつノーマリーオフ型の特性を得ると共に、２次元キャリアガスの濃度とその移動度を高めることのできる半導体装置を提供する。
【解決手段】ＧａＮを含むキャリア走行層と、前記キャリア走行層上に形成され、Ａｌ_ＸＧａ_１−ＸＮ（０．０５≦Ｘ≦０．２５）を含む第１の層とＡｌ_ＹＧａ_１−ＹＮ（０．２０≦Ｙ≦０．２８、Ｘ < Ｙ）を含む第２の層とを積層した障壁層と、前記障壁層上に離間して設けられたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記障壁層上面から前記キャリア走行層に隣接する前記第１の層に達する溝の底部の上に設けられたゲート電極とを備えている。 （もっと読む）

【課題】耐熱性、耐放射線性及び高周波応答性が優れ、高温用デバイス、大電力用デバイス及び高周波電子デバイスに適した電子素子において、オーミック電流を抑制し、高濃度にドープされた半導体からチャネルへのキャリア注入の障壁エネルギを低減して空間電荷制限電流の立ち上がり電界を小さくした高効率な電子素子構造を提供する。
【解決手段】絶縁体ダイヤモンド結晶基板１上にキャリア濃度を１０¹⁵ｃｍ^-3以下の高抵抗率な半導体ダイヤモンド薄膜５を設け、これを挟むようにキャリア濃度が１０²⁰ｃｍ^-3以上の低抵抗率な半導体ダイヤモンド薄膜２ａ及び２ｂを設け、半導体ダイヤモンド薄膜５、２ａ及び２ｂの伝導型を同じにする。更に、半導体ダイヤモンド薄膜２ａ、２ｂ及び５上に夫々ソース電極１１ａ、ドレイン電極１１ｂ及びゲート電極９ａを設ける。 （もっと読む）

【課題】低いオン抵抗を実現可能な構造を有する、窒化物半導体を用いたエンハンスメント（ノーマリーオフ）型電界効果トランジスタ、とその製造方法の提供。
【解決手段】ＡｌＧａＮ電子供給層１０４上に、それと同じか、より大きなＡｌ組成のＡｌＧａＮからなり、ｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされ、厚さが２〜１０ｎｍ範囲のコンタクト層１０５を設け、ソース電極１０６とドレイン電極１０７の間の一部でコンタクト層１０５をエッチング除去して形成する第１のリセス１１０と、第１のリセス内の一部で電子供給層１０４を薄くして形成する第２のリセス１１２とを有し、第２のリセス内をゲート絶縁膜１１３とＴ型ゲート電極１０８で隙間なく埋め込み、Ｔ型ゲート電極１０８の傘の下の絶縁膜１０９による段差を利用して自己整合的にＴ型ゲート電極１０８に隣接してコンタクト層１０５上にオーミック補助電極１１４を形成する。 （もっと読む）

【課題】導電性ナノチューブをゲートとする製作が容易な高集積度のトランジスタ及びその製造方法を提供する。
【解決手段】本発明によるトランジスタは、ナノチューブをゲートとして利用し、製造方法は、ナノチューブをチャンネルパターン時にマスクとして利用する。これにより、５０ｎｍ以下の線幅を有するトランジスタが得られる。 （もっと読む）

【課題】ＦＵＳＩゲートＣＭＯＳトランジスタにおいて、不純物層上シリサイド膜の高抵抗化及び浅接合破壊を共に抑制する。
【解決手段】半導体装置の製造方法は、基板５０上に、シリコンからなるゲート電極７及び基板５０におけるゲート電極７の両側に位置する不純物層１０を備えるトランジスタを形成する工程と、少なくとも不純物層１０を覆う第１の金属膜１４を形成する工程と、第１の金属膜１４を覆い且つゲート電極７に開口を有する絶縁膜１６を形成する工程と、ゲート電極７上を含む絶縁膜１６上に第２の金属膜１７を形成する工程と、第１の金属膜１４及び第２の金属膜１７に対して熱処理を行なうことにより、不純物層１０の上部と、ゲート電極７とを同時にシリサイド化する工程とを備える。 （もっと読む）

【課題】III族窒化物膜にイオン注入後の活性化率の向上を、結晶品質の劣化防止しつつ短時間で実現することのできるIII族窒化物膜の製造方法を提供すること。
【解決手段】III族窒化物膜にイオン注入する工程と、イオン注入後のIII族窒化物膜２１を１１００℃以上１３５０℃以下の温度下で、温度に応じて１０秒以上３０分以下の期間高温アニール処理（図４（ｂ））を行うことにより窒化物膜を活性化する工程によりIII族窒化物膜を短期間で効率的に活性化させることができる。 （もっと読む）

【課題】リーク電流が少ない半導体装置の製造方法を提供する。
【解決手段】ＧａＮ層３上に形成された第１の半導体層４上の一部の領域に無機膜５を形成すると共に、無機膜５を介して相互に対向する領域に電極６及び７を形成する。第１の半導体層４はＡｌＧａＮ層とする。次に、第１の半導体層４上における無機膜５と電極６とに挟まれた領域、及び無機膜５と電極７とに挟まれた領域の各々に、第２の半導体層８を形成する。第２の半導体層８としては、ＭＯＣＶＤ法によりＡｌＧａＮ層を形成する。その後、無機膜５を除去し、凹み９を形成する。次に、絶縁膜１０を形成し、凹み９内に電極１１を形成する。これにより、半導体装置１９が作製される。 （もっと読む）

【課題】ノーマリオフ動作が可能な絶縁ゲート電界効果トランジスタを提供する。
【解決手段】このヘテロ接合電界効果トランジスタ(ＭＩＳＨＦＥＴ)は、ＡｌＧａＮバリア層１０４の上にソースオーミック電極１０５とドレインオーミック電極１０６が形成されている。ＡｌＧａＮバリア層１０４上にＳｉＮｘゲート絶縁膜１０８、ｐ型多結晶ＳｉＣ層１０９、オーミック電極であるＰｔ／Ａｕゲート電極１１０が順次形成されている。ｐ型多結晶ＳｉＣ層１０９は仕事関数が相対的に大きいので、ゼロバイアス状態でもＭＩＳＨＦＥＴのチャネルが空乏化されて、ノーマリオフ動作が生じる。 （もっと読む）

【課題】良好な膜質を有するゲート絶縁膜を化合物半導体層上に形成することができる半導体素子製造方法を提供すること。
【解決手段】本発明は、基板１上にバッファ層２を介して積層されたＧａＮ活性層３とゲート電極８との間にゲート絶縁膜であるＳｉＯ₂膜５が形成された半導体素子を製造する半導体素子製造方法において、ゲート絶縁膜は、ＥＣＲスパッタリング法を用いて形成されることを特徴とする。この結果、良好な膜質を有するゲート絶縁膜をＧａＮ活性層３上に形成することができる半導体素子製造方法を提供することが可能になる。 （もっと読む）

【課題】窒化物化合物半導体層のチャネル領域のキャリア移動度を高くし、且つ大きな絶縁破壊電界強度のゲート絶縁膜を有する窒化物化合物半導体トランジスタを提供すること。
【解決手段】基板１上に形成された窒化物化合物半導体層３と、窒化物化合物半導体層３上に形成されたシリコン窒化膜６よりなる第１のゲート絶縁膜と、シリコン窒化膜６上に形成され且つシリコン窒化膜７よりも絶縁破壊強度の大きな材料の膜７からなる第２のゲート絶縁膜と、第２のゲート絶縁膜上に形成されたゲート電極８ｇと、ゲート電極８ｇの側方で窒化物化合物半導体層５ｓ、５ｄにオーミック接触するオーミック電極１０ｓ，１０ｄを有する。 （もっと読む）