【課題】ディレイラインを備えるＤＬＬ回路に関し、新たな回路構造を提案する。
【解決手段】基準信号の複数の遅延信号を出力するディレイラインであって、互いに直列接続され、前記基準信号の遅延信号を出力する複数の第１のディレイユニットと、前記複数の第１のディレイユニットの間に挿入され、入力された前記基準信号の遅延信号を伝搬させるか遮断するかを切り替え可能な遮断回路と、前記遮断回路と並列接続され、前記遮断回路に入力された前記基準信号の遅延信号と同じ信号が入力され、前記基準信号の遅延信号を出力する１つ以上の第２のディレイユニットとを備えるディレイラインと、前記遮断回路に前記遅延信号を伝搬させるか遮断させるかを制御する遮断制御回路とを備え、前記第２のディレイユニットの遅延時間は、前記第１のディレイユニットの遅延時間と等倍であり、前記遮断回路の遅延時間は、前記第１のディレイユニットの遅延時間の整数倍であるＤＬＬ回路。 （もっと読む）

【課題】従来の遅延回路では、複数の立上りディレイ回路の製造ばらつきによって、最終的な所望の遅延時間にばらつきが発生してしまう。
【解決手段】遅延回路は、入力信号に対して遅延信号を生成し、出力する遅延回路であって、基準パルス同士の時間的な間隔を決定する遅延部を含む帰還回路を有し、前記入力信号の入力に応じて、基準パルス列を生成する基準パルス生成回路と、前記基準パルス生成回路によって生成された基準パルス列を基準クロックとして入力し、当該基準クロックに基づいてカウント信号を出力するカウンタと、前記入力信号と前記カウント信号に基づいて、前記遅延信号を生成し、出力する遅延信号出力回路とを有する。 （もっと読む）

【課題】半導体集積回路の電磁干渉を減少させる周波数調整装置及びそれを含むＤＬＬ回路を提供する。
【解決手段】本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。また、他の発明の周波数調整装置は、基準クロックの周波数を複数の分周比に分周して複数のビットの周波数制御信号を生成する周波数制御信号生成部、及び複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 （もっと読む）

【課題】低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を提供する。
【解決手段】本発明に係るパルス生成器１０は、遅延部３から出力された遅延信号ＤＬ０〜ＤＬ１５に基づいて基準パルスＳＱＡ１〜ＳＱＡ７と基準パルスＳＱＢ１〜ＳＱＢ５とをそれぞれ生成し、基準パルスＳＱＡ１〜ＳＱＡ７を列とした送信パルスＡと基準パルスＳＱＢ１〜ＳＱＢ５を列とした送信パルスＢをそれぞれ生成する。基準パルスＳＱＡ，ＳＱＢは、パルス幅がそれぞれ異なるため、送信パルスＡ，Ｂの時間幅もそれぞれ異なり、複数の周波数帯域に対応するパルスを生成することができる。 （もっと読む）

プログラマブル遅延装置（２００）は、受動ネットワーク（２１４）を含む遅延セル（２３０）を有する第一の遅延ステージ（２１０）を含み、第一のステージは第一の時間遅延をもたらすことが出来る。装置は、さらに複数の遅延セル（２４０＿１、２４０＿２、２４０＿３、２４０＿４、２４０＿５、２４０＿６）を含む第二の遅延ステージ（２２０）を含み、各遅延セルは、第一の時間遅延より大きな第二の時間遅延をもたらすことが出来る。入力信号（ＩＮＰＵＴ）を遅延させる方法は、所望時間遅延に基づく遅延選択コマンド（ｓｅｌ＿ｄｌｙ０．．．ｓｅｌ＿ｄｌｙ６）の受領と、遅延選択コマンドに従い複数の遅延セル（２１０、２２０）から選択された、少なくとも一つの遅延エレメントを含む回路伝送路の確立とを含み、複数の遅延セルの少なくとも一つは、受動ネットワーク（２１４）を具備する遅延エレメント（２３０）を含む。 （もっと読む）

【課題】遅延回路のキャパシタの容量を増大させることなく、外来ノイズの影響による出力電圧の誤動作を防止する。
【解決手段】キャパシタと第１のノードを介して接続され、前記キャパシタを充電または放電する定電流源と、入力電圧が第１のレベルに変化したときに前記キャパシタを放電または充電し、入力電圧が第２のレベルに変化したときに前記キャパシタを充電または放電する充放電回路と、前記キャパシタの充放電の開始から、前記第１のノードの電圧が所定の検知電圧を超えるまでの時間遅延して、出力電圧のレベルを第１のレベルから第２のレベルに変化させる電圧検知回路とを有する遅延回路において、前記入力電圧が第２のレベルであって、かつ前記出力電圧が第２のレベルに変化したときに、前記第１のノードの電圧を前記検知電圧を超えるレベルに保持する電圧保持回路を備えることで出力電圧の誤動作を防止する。 （もっと読む）

【課題】少ない回路規模及び消費電力を実現し、集積回路の実装に向いている、デジタルＰＷＭ回路のための可変遅延回路を提供する。
【解決手段】第一バッファ遅延素子と、第二バッファ遅延素子とをそれぞれ複数直列接続する。それぞれのタップを取り出すマルチプレクサを接続する。第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。 （もっと読む）

【課題】集積回路における遅延発生の有無をデジタル的に、且つ迅速に検出することが可能な遅延検査方法および遅延検出用回路を提供する。
【解決手段】信号遅延検出用回路は、少なくとも１つの信号伝播遅延回路１と、信号伝播遅延回路から出力された信号Ｂと、信号伝播遅延回路１の入力部から分岐した信号伝達経路を通過した信号Ｃとを受けて信号を出力する排他的論理和回路Ｃとを有する遅延検出用ユニットを１つまたは複数備えている。排他的論理和回路Ｃから出力されるデジタル信号を用いて信号伝播遅延回路１における異常の有無を判定する。 （もっと読む）

【課題】指定されたレイテンシ、外部クロック周波数での動作を安定して実現するために、製造ばらつき、動作電圧ばらつき、温度変化に対応して、適切な内部タイミング信号を発生する半導体装置を提供する。
【解決手段】外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。これらの遅延回路ブロックは、カラムレイテンシ、動作周波数にあわせて各遅延回路の遅延量が適切な値に調節されると共に、プロセスや動作電圧のばらつき、動作温度の変化に対応して、遅延量が調節される。 （もっと読む）

【課題】電流ロビング発振器を提供する。
【解決手段】電流ロビング発振器１０は、リング状に接続した複数の反転形遅延素子１２，１４，１６，１８，２０を備える。各反転形遅延素子は、出力ノード２４を有するインバータ４４を備える。また、発振器は、インバータの出力ノードから可変の量の電流を奪い取ることによりこの遅延素子に関連した遅延周期τの持続時間を制御するよう動作可能なプログラマブル電流回路５０を備える。 （もっと読む）

【課題】高速に変化する信号や高周波クロックを高い時間分解能で遅延制御しつつ、広い遅延可変範囲も共に実現できる遅延調整回路を提供する。
【解決手段】第１の遅延素子が直列に複数接続された遅延ラインと、前記遅延ラインにおける各々の遅延素子の出力を第１の選択信号に応じて選択する第１の選択回路と、前記第１の選択回路の出力を入力とする第２の遅延素子と、前記第１の選択回路の出力を入力とする第３の遅延素子と、前記第２の遅延素子の出力と前記第３の遅延素子の出力を第２の選択信号に応じて選択する第２の選択回路を具備し、前記遅延ラインに入力信号を入れ、前記入力信号を遅延させる目標遅延時間に応じて前記第１の選択信号と前記第２の選択信号を与える事によって、前記第２の選択回路から前記入力信号を遅延させた遅延信号を取り出すようにした。 （もっと読む）

【課題】 簡素な構成で温度変化による影響を受け難いデューティ比制御高周波生成回路を提供すること。
【解決手段】 基本駆動方形波生成回路部５と、該基本駆動方形波の前縁微分信号を生成する微分信号生成回路部９と、出力周波数の半周期に該当する期間内の信号幅を有する方形波信号を出力する方形波信号生成器１０並びに制御信号に基づいて前記方形波信号の信号幅を可変制御する信号幅制御回路とを有するバイブレータ回路部１５とを含むデューティ比制御高周波生成回路において、信号幅制御回路は、方形波信号生成器に含まれる第１の反転器１０からの出力信号を反転して当該第１の反転器に入力させる第２の反転器１１と、固定抵抗Ｒ_３と固定コンデンサＣ_１で構成された固定時定数回路部１２を有し、該固定時定数回路部に入力される制御電圧信号と固定時定数回路部１２が有する所定の時定数により決定される時間において、第２の反転器１１からの出力の第１の反転器１０への入力を遮断する。 （もっと読む）

【課題】遅延の可変量を所望の遅延範囲に設定でき、素子バラツキによる電流変化の影響を低減でき、ジッタ精度の良いクロックを生成できるアナログＤＬＬ回路を提供する。
【解決手段】ＤＬＬ回路を構成するバイアス回路は、第１乃至第３のＰＭＯＳトランジスタＱ１、Ｑ３、Ｑ５と、第１乃至第３のＮＭＯＳトランジスタＱ２、Ｑ４、Ｑ６と、定電流源Ｉと、抵抗Ｒとから構成されている。定電流源Ｉは、電源と第２のＰＭＯＳトランジスタＱ３のドレインとの間に接続されている。この定電流源Ｉによる定電流を加えてオフセットを持たせることにより、遅延の可変量を所望の遅延範囲に設定でき、ローパスフィルタ出力（Ｖｉ）の変化による遅延の変化を小さくすることにより、ジッタ精度の良いクロックを生成できる。 （もっと読む）

【課題】デューティ・サイクルひずみを補正する方法および回路を提供する。
【解決手段】デューティ・サイクルひずみを補正する方法および回路。遅延挿入ゲートは、ＣＭＯＳフリップ−フロップ回路で生じたデータ依存遅延ひずみを補正する。遅延挿入ゲートは、２つの電界効果トランジスタおよびカレント・ミラーを含む。２つのトランジスタのそれぞれは、上流の回路から入力信号をそれぞれ受け取る。これらのトランジスタの少なくとも１つは出力ノードに結合される。出力ノードは、遅延挿入ゲートの中の電圧状態を一時的に保持し、入力信号のデューティ・サイクルのひずみがあればそれを補正する。 （もっと読む）

【課題】入力信号に対して小さな遅延時間の制御を行うことができる可変遅延回路、可変遅延装置及びＶＣＯ回路を提供する。
【解決手段】可変遅延回路は、入力信号を遅延させるトランスファゲートＴＧ１およびトランスファゲートＴＧ３と、トランスファゲートＴＧ１およびトランスファゲートＴＧ３と入力信号との間に設けられるトランスファゲートＴＧ２およびトランスファゲートＴＧ４と、を備えている。 （もっと読む）

【課題】半導体メモリ装置の初期動作時、ＺＱキャリブレーション動作を追加的に制御させること。
【解決手段】メモリ装置の初期化時にプリキャリブレーション信号を生成する第１信号生成部と、ＺＱキャリブレーション命令に応答して、ＺＱキャリブレーション信号を生成する第２信号生成部と、前記プリキャリブレーション信号及び前記ＺＱキャリブレーション信号に応答して、ＺＱキャリブレーション動作を制御する制御部とを備える半導体メモリ装置のＺＱキャリブレーション動作制御回路を提供する。 （もっと読む）

【課題】消費電力を低減し、かつ生成する遅延時間の誤差を縮小し得る遅延回路を提供する。
【解決手段】単位遅延時間のほぼ２倍の遅延時間を生成する複数の第一の遅延ユニットＹ１〜Ｙ１６と、単位遅延時間を生成する第二の遅延ユニットＸ１と、第一の遅延ユニットを直列に接続し、終段の第一の遅延ユニットＹ１６に第二の遅延ユニットＸ１を接続することと、初段の第一の遅延ユニットＹ１に外部入力信号Ｄinを入力するとともに、各第一の遅延ユニットと第二の遅延ユニットには外部入力信号Ｄinを入力することと、第一の遅延ユニット及び第二の遅延ユニットは、前段の遅延ユニットの出力信号と外部入力信号のいずれかを遅延させて出力するスイッチ回路を備えることと、終段の第一の遅延ユニットＹ１６の出力信号と第二の遅延ユニットＸ１の出力信号のいずれかを選択するセレクタ２とを備えた。 （もっと読む）

【課題】遅延時間を高い精度で調整できるようにする。
【解決手段】従属接続された複数の反転出力の論理ゲートと、負荷容量としてＭＯＳトランジスタの酸化膜容量を用いて制御信号に応じて負荷容量値を可変する負荷容量回路とを有し、反転出力の論理ゲートの出力端に負荷容量回路を接続するようにして、遅延時間をより微小に制御することを可能にし、遅延時間を高い精度で調整することができるようにする。 （もっと読む）

【課題】回路面積の増大を招くことなく、トランジスタバラツキ耐性を持った遅延クロック回路を提供する。
【解決手段】入力クロック信号を遅延させる遅延クロック回路１６では、直列接続された第１および第２のインバータ１２，１３を有する構成要素が、縦続接続されている。遅延クロック制御回路１４は、構成要素の入力の遷移時において、第１および第２のインバータ１２，１３の接続ノードに貫通電流が流れ、電荷競合が所定時間発生するように、動作する。遅延クロック制御回路１４は、電源線ＶＤＤと接続ノードとの間に配置されており、ゲートに第２のインバータ１３の出力を受ける第１のＰ型トランジスタ１５を備えている。 （もっと読む）

【課題】デューティ補正された遅延固定クロックを生成することができ、１つのＤＬＬだけでもデューティ補正が可能で、かつ、入力されるクロック信号のデューティ比を効率的に補正して出力することができる半導体メモリ装置を提供すること。
【解決手段】遅延固定動作により遅延固定クロックを生成するＤＬＬ回路と、前記遅延固定クロックと、その遅延固定クロックの偶数倍に分周したクロックとを用いて、前記遅延固定クロックのデューティ比を補正するデューティ補正回路とを備える半導体メモリ装置を提供する。 （もっと読む）