パルス生成器、およびそれを備えた送信機
【課題】低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を提供する。
【解決手段】本発明に係るパルス生成器10は、遅延部3から出力された遅延信号DL0〜DL15に基づいて基準パルスSQA1〜SQA7と基準パルスSQB1〜SQB5とをそれぞれ生成し、基準パルスSQA1〜SQA7を列とした送信パルスAと基準パルスSQB1〜SQB5を列とした送信パルスBをそれぞれ生成する。基準パルスSQA,SQBは、パルス幅がそれぞれ異なるため、送信パルスA,Bの時間幅もそれぞれ異なり、複数の周波数帯域に対応するパルスを生成することができる。
【解決手段】本発明に係るパルス生成器10は、遅延部3から出力された遅延信号DL0〜DL15に基づいて基準パルスSQA1〜SQA7と基準パルスSQB1〜SQB5とをそれぞれ生成し、基準パルスSQA1〜SQA7を列とした送信パルスAと基準パルスSQB1〜SQB5を列とした送信パルスBをそれぞれ生成する。基準パルスSQA,SQBは、パルス幅がそれぞれ異なるため、送信パルスA,Bの時間幅もそれぞれ異なり、複数の周波数帯域に対応するパルスを生成することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、特にUWB通信に用いられるパルスを生成するパルス生成器、およびそれを用いた送信機に関する。
【背景技術】
【0002】
無線通信に関する各国の法令の改正により、新たに低い電力密度で広帯域を使用するUWB(Ultra Wide Band)通信に通信帯域が開放され、注目を集めている。
【0003】
UWB通信にはいくつかの通信方式が提案されているが、そのなかでインパルスUWB方式は、回路構成が簡単で消費電力が小さいため、バッテリーで駆動する小型デバイスの通信に適用が検討されている。
【0004】
インパルスUWB方式は、数ナノ秒〜数十ナノ秒のオーダーのパルスを通信ビットの伝達に使用する。送信機は、パルス生成器によって一定間隔で、PSK(Phase Shift Keying)変調、OOK(On Off Keying)変調、PPM(Pulse Position Modulation)変調などにより変調を行ったパルスを生成し受信機に送信することによりデータ通信を行う。パルス生成器は、各国の法令により空中への電波の放射が許可されている通信帯域と最大放射電力の規定とに収まるように、特定のパルスを生成する。
【0005】
UWB通信において電波の放射が許可されている通信帯域は、約3GHz〜約10GHzの間であるため、一般的にインパルスUWB方式のパルス生成器では、利用する帯域幅のパルス包絡線波形を生成し、当該パルスと利用する帯域の中心周波数の発振器から出力された信号とを乗算器を用いて乗算することにより目的とする帯域にアップコンバートしてパルスを生成する。しかしながら、上記発振器と乗算器とを用いた構成においては、発振器と乗算器とを常時動作させておく必要があり、消費電力が増加する。
【0006】
そこで、特許文献1に開示されているパルス生成器102においては、発振器と乗算器とを用いない構成を採用し、送信機の消費電力を低減している。パルス生成器102は、図12(特許文献1における図3に相当)に示すように、遅延制御機能を持つ遅延回路105と、方形波パルス発生ユニット106と、振幅制御ユニット107とによって構成されている。
【0007】
遅延回路105は、入力されたパルス発生間隔を周期とする基準クロック(CLK)を遅延する。方形波パルス発生ユニット106は、遅延回路105から出力された遅延時間の異なる信号同士を比較することで一段分の遅延時間差に相当する時間幅を持つ方形波パルス列を生成する。また、方形波パルス発生ユニット106は、生成した方形波パルス列を入力するチップ値に従い位相変調を行う。振幅制御ユニット107は、方形波パルス発生ユニット106から方形波パルス列を受け取り、所定の振幅の信号を出力することによりパルスを生成する。特許文献1の送信機は、パルス生成器102により生成されたパルスをPA(Power Amplifier)103により増幅し、アンテナ104により空中に放射することで送信を行う。
【特許文献1】特開2006−229677号公報(2006年8月31日公開)
【発明の開示】
【発明が解決しようとする課題】
【0008】
UWB通信においては、アメリカ、日本、ヨーロッパ等の各国において法令において空中に電波を放射可能な周波数帯域が異なる。従って、パルスを放射する周波数帯域を各国で切り替える必要がある。また、利用可能な周波数帯域を分割した各周波数帯域をチャネルとして使用し、特定のチャネルが干渉により通信が困難な状況になった場合、他のチャネルに切り替えて通信を行うことが考えられる。
【0009】
特許文献1のパルス生成器102においては、生成する複数のパルスは位相変調を行ったもので、全て単一の周波数帯域内であるため、上述のような使用する周波数帯域の切り替えが行えないという問題がある。
【0010】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することにある。
【課題を解決するための手段】
【0011】
本発明に係るパルス生成器は、パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【0012】
また、本発明に係る送信機は、パルス通信を行う送信機であって、上記パルス生成器を備えたことを特徴としている。
【0013】
上記の構成によれば、本発明に係るパルス生成器は、複数の基準パルス生成部を備え、当該複数の基準パルス生成部においてそれぞれ生成される基準パルスの時間幅がそれぞれ異なる。よって、複数の送信パルスの時間幅がそれぞれ異なる。従って、複数の周波数帯域に対応するパルスを生成することができる。
【0014】
また、上記パルス生成器は、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【0015】
以上により、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することができるという効果を奏する。
【0016】
本発明に係るパルス生成器は、複数の送信パルスを合成して出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスのうち、一つの送信パルスを選択して出力することが好ましい。
【0017】
上記のように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができるというさらなる効果を奏する。
【0018】
また、複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができるというさらなる効果を奏する。
【発明の効果】
【0019】
本発明の一つに係るパルス生成器は、パルス通信を行うための送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【0020】
これにより、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【0021】
〔実施の形態1〕
本発明の一実施形態について、図1〜図8に基づいて説明すると以下の通りである。なお、説明の便宜上、同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【0022】
図1は、パルス生成器10を備えた送信機20の構成を示している。
【0023】
送信機20は、UWB(Ultra Wide Band)通信用の送信機、特にインパルスUWB方式の送信機であり、通信に用いられるパルス(送信パルス)を生成するパルス生成器10、パルス生成器10から出力された送信パルスをUWB通信に許可されている放射マスクに収まるように帯域制限するバンドパスフィルタ(BPF)11、およびBPF11から出力された送信パルスを受信機へ送信するアンテナ12を備えている。
【0024】
パルス生成器10は、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4、および送信パルス生成部5を備え、周波数の異なる複数の送信パルス(本実施形態では、2種類の送信パルスAおよび送信パルスB)を生成し、これらの送信パルスのうちいずれかを出力する(実際には、必要な送信パルスのみを生成して出力する)。なお、本実施形態では、パルスによる送信ビット(送信データ)の変調方式として、OOK(On Off Keying)変調を用いているとする。
【0025】
図2は、パルス生成器10のT−FF1の出力(TQ)、遅延部3の出力(DL0〜DL15)、および基準パルス生成部4の出力(SQA1〜SQA7,SQB1〜SQB5)のタイミングチャートである。
【0026】
T−FF1は、図2に示すように、入力されたビットクロックBCKの立ち上がり時に、入力された送信ビット列Dの値が「1」であれば出力TQの値が現在の値から反転(「0」⇔「1」)するフリップフロップである。送信ビット列Dは、ビットクロックBCKに同期している。
【0027】
図3は、遅延制御部2および遅延部3の構成を示している。
【0028】
遅延制御部2は、遅延回路22、インバータ23、分周回路24,25、位相比較器26、およびバイアス制御回路27を備え、PLL(Phase Lock Loop)回路として機能し、バイアス制御回路27から供給するバイアス電圧によって遅延部3を構成する遅延素子21の遅延時間を制御する。
【0029】
遅延回路22は、複数の遅延素子21(本実施形態では、5個の遅延素子)が直列接続されて構成されている。遅延素子21は、バイアス制御回路27から供給されるバイアス電圧により遅延時間が制御可能なインバータなどで構成されており、すべて同じ構造である。インバータ23は、論理反転を行うインバータで、可能な限り高速に動作するものが望ましい。遅延回路22およびインバータ23からなるループは、VCO(Voltage Controlled Oscillator)を構成しており、バイアス制御回路27により制御されるバイアス電圧により、発振周波数が制御される。
【0030】
分周回路24は、上記VCOの出力を所定の倍率に分周し、分周回路25は、基準クロックCKを所定の倍率に分周する。基準クロックCKは、送信パルスの周波数を決めるときの基準となるクロックである。位相比較器26は、分周回路24,25からそれぞれ出力された信号の位相を比較し、その位相差情報をバイアス電圧制御回路27に出力する。バイアス電圧制御回路27は、位相比較器26の位相差情報から位相差が所定の精度内となるようにバイアス電圧を制御する。これらにより、上記VCOは、一定時間が経過すると、基準クロックCKに対し、分周回路24,25の倍率により決定される比に従った一定周波数で発振する。
【0031】
遅延制御部2は、遅延回路22の遅延素子21の遅延時間が所定の遅延時間となるように上記VCOの発振周波数を以上のようにして選択し、そのときのバイアス電圧制御回路27のバイアス電圧を遅延部3に供給することにより、遅延部3を構成する遅延素子21の遅延時間を制御する。
【0032】
例えば、基準クロックCKが100MHzで、分周回路24の分周率が16倍、分周回路25の分周率が1倍に設定された場合、遅延制御部2がロック後の上記VCOの発振クロックは、100MHz×16/1=1600MHz=1.6GHzとなる。遅延回路22の遅延素子21一段当たりの遅延量は、1.6GHz×5=8GHzのクロック周期に相当する1/8.0GHz=125psec(ピコ秒)となる。
【0033】
遅延部3は、複数の遅延素子21(本実施形態では、15個の遅延素子)が直列接続されて構成され、初段の遅延素子21には、T−FF1の出力TQが入力される。各遅延素子21は、同一の遅延時間で入力信号を遅延した遅延信号(DL1〜DL15)をそれぞれ出力する。なお、遅延信号DL0は、T−FF1の出力TQそのものである。T−FF1の出力TQ(DLO)と遅延信号の一部(DL2、DL3、DL4、DL6、DL12、DL14、およびDL15)とを図2に示している。
【0034】
図4は、基準パルス生成部4および送信パルス生成部5の構成を示している。
【0035】
基準パルス生成部4は、遅延部3から出力された遅延信号DLに基づいて、送信パルスを生成するための基準パルスを生成する。基準パルス生成部4は、スイッチ31,32、パルスA用基準パルス生成部33、およびパルスB用基準パルス生成部34を備えている。
【0036】
スイッチ31,32は、波形選択信号SLに基づいて、いずれか一方がON状態(閉状態)となると他方がOFF状態(開状態)となり、遅延部3から出力された遅延信号DLのうち所定の遅延信号DLをパルスA用基準パルス生成部33,パルスB用基準パルス生成部34に入力する。
【0037】
パルスA用基準パルス生成部33は、スイッチ31を介して入力された遅延信号DLに基づいて、基準パルスSQAを生成する。パルスB用基準パルス生成部34は、スイッチ32を介して入力された遅延信号DLに基づいて、基準パルスSQBを生成する。
【0038】
送信パルス生成部5は、基準パルス生成部4から出力された基準パルスを基準パルス列として送信パルスを生成する。送信パルス生成部5は、パルスA用生成部35、パルスB用生成部36、およびスイッチ37を備えている。
【0039】
パルスA用生成部35は、パルスA用基準パルス生成部33から出力された基準パルスSQAに基づいて送信パルスA(PWA)を生成する。パルスB用生成部36は、パルスB用基準パルス生成部34から出力された基準パルスSQBに基づいて送信パルスB(PWB)を生成する。
【0040】
スイッチ37は、波形選択信号SLに基づいて、スイッチ31,32の動作に連動して動作する。すなわち、送信パルスA,Bのうち生成された送信パルスを出力させるように動作する。
【0041】
図5は、パルスA用基準パルス生成部33およびパルスA用生成部35の構成を示している。図6は、パルスA用基準パルス生成部33およびパルスA用生成部35の各出力を示しており、図6(a)はパルスA用基準パルス生成部33の出力SQAであり、図6(b)はパルスA生成部35における加算器43の出力MPAであり、図6(c)はパルスA用生成部35における加算器44の出力PPAであり、図6(d)はパルスA用生成部35の出力PWAである。
【0042】
パルスA用基準パルス生成部33は、複数のXOR(eXclusive OR:排他的論理和回路)41を備えている。XOR41には、遅延部3から出力された遅延信号DLのうち、遅延差が遅延素子21の遅延時間の2倍分の遅延信号(所定の遅延信号)が入力され、それらをXOR演算することにより基準パルスSQAを生成する。
【0043】
具体的には、XOR41aには、遅延信号DL0と遅延信号DL2とが入力され、これらから基準パルスSQA1を生成する。また、XOR41bには、遅延信号DL2と遅延信号DL4とが入力され、これらから基準パルスSQA2を生成する。基準パルスSQAを図2および図6(a)に示している(図2は基準パルスSQAの一部(SQA1、SQA2、およびSQA7))。同図に示すように、T−FF1の出力TQの立ち上がりまたは立ち下がりに基づいて生成された基準パルスSQA1〜SQA7は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスSQA1〜SQA7におけるパルス幅は、遅延素子21の遅延時間の2倍分に等しい。
【0044】
パルスA用生成部35は、複数の振幅制御器42、加算器43,44、および差動増幅器45を備えている。
【0045】
振幅制御器42は、XOR41毎に備えられており、XOR41から出力された基準パルスSQAがそれぞれ入力され、それらの振幅をそれぞれ制御する。図5において振幅制御器42の中に示されている「a」〜「d」は、振幅制御器42から出力される基準パルスの振幅の比を示しており、a<b<c<dという関係を有している。
【0046】
加算器43,44は、振幅制御器42より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器43による加算出力MPAは、図6(b)に示すとおりであり、加算器44による加算出力PPAは、図6(c)に示すとおりである。振幅制御器42より入力され基準パルスは、すべて異なるタイミングで出力されるため、加算器43,44は、ワイヤードOR回路などの簡単な構成で実現できる。
【0047】
差動増幅器45は、加算器43の出力MPAと加算器44の出力PPAとを比較しその差を増幅する。差動増幅器45の出力PWAは、図6(d)に示すとおりである。なお、図6(d)における「α」は、差動増幅器45の増幅率である。
【0048】
図7は、パルスB用基準パルス生成部34およびパルスB用生成部36の構成を示している。図8は、パルスB用基準パルス生成部34およびパルスB用生成部36の各出力を示しており、図8(a)はパルスB用基準パルス生成部34の出力SQBであり、図8(b)はパルスB用生成部36における加算器48の出力MPBであり、図8(c)はパルスB用生成部36における加算器49の出力PPBであり、図8(d)はパルスB用生成部36の出力PWBである。
【0049】
パルスB用基準パルス生成部34は、複数のXOR46を備えている。XOR46には、遅延部3から出力された遅延信号DLのうち、遅延差が遅延素子21の遅延時間の3倍分の遅延信号(所定の遅延信号)が入力され、それらをXOR演算することにより基準パルスSQBを生成する。
【0050】
具体的には、XOR46aには、遅延信号DL0と遅延信号DL3とが入力され、これらから基準パルスSQB1を生成する。また、XOR46bには、遅延信号DL3と遅延信号DL6とが入力され、これらから基準パルスSQB2を生成する。基準パルスSQBを図2および図8(a)に示している(図2は基準パルスSQBの一部(SQB1、SQB2、およびSQB5))。同図に示すように、T−FF1の出力TQの立ち上がりまたは立ち下がりに基づいて生成された基準パルスSQB1〜SQB5は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスSQB1〜SQB5におけるパルス幅は、遅延素子21の遅延時間の3倍分に等しい。
【0051】
パルスB用生成部35は、複数の振幅制御器47、加算器48,49、および差動増幅器50を備えている。
【0052】
振幅制御器47は、XOR46毎に備えられており、XOR46から出力された基準パルスSQBがそれぞれ入力され、それらの振幅をそれぞれ制御する。図7において振幅制御器47の中に示されている「e」〜「f」は、振幅制御器47から出力される基準パルスの振幅の比を示しており、e<f<gという関係を有している。
【0053】
加算器48,49は、振幅制御器47より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器48による加算出力MPBは、図8(b)に示すとおりであり、加算器49による加算出力PPBは、図8(c)に示すとおりである。振幅制御器47より入力される基準パルスは、すべて異なるタイミングで出力されるため、加算器48,49は、ワイヤードOR回路などの簡単な構成で実現できる。
【0054】
差動増幅器50は、加算器48の出力MPBと加算器49の出力PPBとを比較しその差を増幅する。差動増幅器50の出力PWBは、図8(d)に示すとおりである。なお、図8(d)における「α」は、差動増幅器50の増幅率である。
【0055】
以上のように、パルス生成器10は、パルスA用基準パルス生成部33およびパルスB用基準パルス生成部34において、遅延部3から出力された遅延信号DLのうち、それぞれ遅延差が異なる遅延信号から基準パルスSQA,SQBを生成することにより、当該基準パルスSQA,SQBのそれぞれのパルス幅が異なる。そして、当該基準パルスSQA,SQBから送信パルスA,Bをそれぞれ生成することにより、送信パルスA,Bのそれぞれの時間幅が異なり、複数の周波数帯域に対応するパルスを生成することができる。よって、アメリカ、日本、ヨーロッパ等異なる国において使用する場合など、利用する周波数帯域を変更しなければならない場合に対応することができる。
【0056】
また、パルス生成器10は、従来のパルス発生器と異なり、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【0057】
なお、本実施形態におけるパルス生成器10の構成は、説明の便宜を図るためのものであり、それに限定されるわけではない。
【0058】
例えば、本実施形態においては、基準パルスSQA,SQBのそれぞれのパルス幅を全て同じパルス幅とし、送信パルスAの中心周波数が送信パルスBの中心周波数の1.5倍となる場合を示している。しかしながら、送信パルスが、パルスの送信期間内において中心周波数が変動するチャープ信号等である場合、基準パルスSQA,SQBは全て同じパルス幅ではなく異なるパルス幅を有することになる。
【0059】
また、本実施形態においては、送信パルスA,Bの2種類の送信パルスを生成可能な構成について説明したが、2種類以上の送信パルスを出力する構成としてもよい。その場合、基準パルス生成部4および送信パルス生成部5の構成を出力する送信パルス数に対応して変更すればよい。
【0060】
また、本実施形態においては、基準クロックCKとビットクロックBCKとをそれぞれ用意したが、両者は同一のものであってもよい。
【0061】
また、送信するデータ値により送信パルスを選択してもよい。また、送信パルスの選択を予め定めたパターンに従って行ってもよい。
【0062】
〔実施の形態2〕
本発明の他の実施形態について、図9および図10に基づいて説明すると以下の通りである。
【0063】
図9は、パルス発生器10aを備えた送信機20aの構成を示している。なお、説明の便宜上、実施の形態1で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態1と異なる点についてのみ説明する。
【0064】
パルス発生器10aは、周波数の異なる複数の送信パルス(本実施形態では、2種類の送信パルスAおよび送信パルスB)を生成し、これらのパルスを合成して出力する。パルス発生器10aは、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4a、および送信パルス生成部5aを備え、実施の形態1におけるパルス発生器10とは基準パルス生成部および送信パルス生成部の構成が異なる。
【0065】
基準パルス生成部4aは、パルスA用基準パルス生成部33およびパルスB用基準パルス生成部34を備え、実施の形態1における基準パルス生成部4からスイッチ31,32を除いた構成である。
【0066】
パルス生成部5aは、パルスA用生成部35、パルスB用生成部36、およびパルスA用生成部35から出力された送信パルスA(PWA)とパルスB用生成部36から出力された送信パルスB(PWB)とを合成するミキサ55を備えている。
【0067】
このように複数の送信パルスを合成して複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【0068】
また、より多くの送信パルスを生成し、その複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができる。
【0069】
なお、パルス発生器10aは、上述の機能に加え、パルス発生器10と同様にいずれかの送信パルスのみを出力する機能を有していてもよい。図10は、その場合の基準パルス生成部4aおよびパルス生成部5aの構成を示している。この場合、基準パルス生成部4aは、スイッチ31,32を備えている。スイッチ31,32は、波形選択信号SL1,SL2に基づいて、いずれか一方がON状態となり他方がOFF状態となる場合と、いずれもON状態となる場合とに制御される。
【0070】
なお、本実施形態においては、実施の形態1と同様にOOK変調を行っている場合を示しているが、送信するデータ値により出力する送信パルスおよび同時に出力する組み合わせを決定してもよい。
【0071】
〔実施の形態3〕
本発明のさらに他の実施形態について、図11に基づいて説明すると以下の通りである。
【0072】
図11は、パルス発生器10bを備えた送信機20bの構成を示している。なお、説明の便宜上、実施の形態1,2で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態1,2と異なる点についてのみ説明する。
【0073】
送信機20bは、パルス発生器10b、BPF11a,11b、およびアンテナ12a,12bを備えている。パルス発生器10bは、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4a、パルスA用生成部35、およびパルスB用生成部36を備えている。送信機20bでは、生成される送信パルスをそれぞれ異なるアンテナから送信する。
【0074】
このように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【0075】
なお、本実施形態においては、生成される送信パルス毎にBPFおよびアンテナが備えられているが、この構成に限られるわけではなく、生成される送信パルスのうち一部に関して、BPFおよびアンテナを共用してもよい。
【0076】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0077】
本発明に係るパルス生成器は、複数の周波数帯域に対応するパルスを生成可能であるため、上記パルス生成器を備える本発明に係る送信機は、空中に電波を放射可能な周波数帯域が国毎に異なるUWB通信用の送信機として利用できるだけでなく、通信状況の劣化を低減することができる。
【図面の簡単な説明】
【0078】
【図1】本発明の一実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図2】上記パルス生成器におけるトグルフリップフロップ、遅延部、および基準パルス生成部の各出力のタイミングチャートである。
【図3】上記パルス生成器における遅延制御部および遅延部の構成を示す図である。
【図4】上記パルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図5】上記基準パルス生成部におけるパルスA用基準パルス生成部および上記送信パルス生成部におけるパルスA用生成部の構成を示す図である。
【図6】上記パルスA用基準パルス生成部および上記パルスA用生成部の各出力を示しており、(a)は上記パルスA用基準パルス生成部の出力であり、(b)は上記パルスA生成部における加算器の出力であり、(c)は上記パルスA用生成部における他の加算器の出力であり、(d)は上記パルスA用生成部の出力である。
【図7】上記基準パルス生成部におけるパルスB用基準パルス生成部および上記送信パルス生成部におけるパルスB用生成部の構成を示す図である。
【図8】上記パルスB用基準パルス生成部および上記パルスB用生成部の各出力を示しており、(a)は上記パルスB用基準パルス生成部の出力であり、(b)は上記パルスB生成部における加算器の出力であり、(c)は上記パルスB用生成部における他の加算器の出力であり、(d)は上記パルスB用生成部の出力である。
【図9】本発明の他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図10】図9に示すパルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図11】本発明のさらに他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図12】従来のパルス生成器の構成を示す図である。
【符号の説明】
【0079】
3 遅延部
4、4a 基準パルス生成部
5、5a 送信パルス生成部
10、10a、10b パルス生成器
20、20a、20b 送信機
【技術分野】
【0001】
本発明は、特にUWB通信に用いられるパルスを生成するパルス生成器、およびそれを用いた送信機に関する。
【背景技術】
【0002】
無線通信に関する各国の法令の改正により、新たに低い電力密度で広帯域を使用するUWB(Ultra Wide Band)通信に通信帯域が開放され、注目を集めている。
【0003】
UWB通信にはいくつかの通信方式が提案されているが、そのなかでインパルスUWB方式は、回路構成が簡単で消費電力が小さいため、バッテリーで駆動する小型デバイスの通信に適用が検討されている。
【0004】
インパルスUWB方式は、数ナノ秒〜数十ナノ秒のオーダーのパルスを通信ビットの伝達に使用する。送信機は、パルス生成器によって一定間隔で、PSK(Phase Shift Keying)変調、OOK(On Off Keying)変調、PPM(Pulse Position Modulation)変調などにより変調を行ったパルスを生成し受信機に送信することによりデータ通信を行う。パルス生成器は、各国の法令により空中への電波の放射が許可されている通信帯域と最大放射電力の規定とに収まるように、特定のパルスを生成する。
【0005】
UWB通信において電波の放射が許可されている通信帯域は、約3GHz〜約10GHzの間であるため、一般的にインパルスUWB方式のパルス生成器では、利用する帯域幅のパルス包絡線波形を生成し、当該パルスと利用する帯域の中心周波数の発振器から出力された信号とを乗算器を用いて乗算することにより目的とする帯域にアップコンバートしてパルスを生成する。しかしながら、上記発振器と乗算器とを用いた構成においては、発振器と乗算器とを常時動作させておく必要があり、消費電力が増加する。
【0006】
そこで、特許文献1に開示されているパルス生成器102においては、発振器と乗算器とを用いない構成を採用し、送信機の消費電力を低減している。パルス生成器102は、図12(特許文献1における図3に相当)に示すように、遅延制御機能を持つ遅延回路105と、方形波パルス発生ユニット106と、振幅制御ユニット107とによって構成されている。
【0007】
遅延回路105は、入力されたパルス発生間隔を周期とする基準クロック(CLK)を遅延する。方形波パルス発生ユニット106は、遅延回路105から出力された遅延時間の異なる信号同士を比較することで一段分の遅延時間差に相当する時間幅を持つ方形波パルス列を生成する。また、方形波パルス発生ユニット106は、生成した方形波パルス列を入力するチップ値に従い位相変調を行う。振幅制御ユニット107は、方形波パルス発生ユニット106から方形波パルス列を受け取り、所定の振幅の信号を出力することによりパルスを生成する。特許文献1の送信機は、パルス生成器102により生成されたパルスをPA(Power Amplifier)103により増幅し、アンテナ104により空中に放射することで送信を行う。
【特許文献1】特開2006−229677号公報(2006年8月31日公開)
【発明の開示】
【発明が解決しようとする課題】
【0008】
UWB通信においては、アメリカ、日本、ヨーロッパ等の各国において法令において空中に電波を放射可能な周波数帯域が異なる。従って、パルスを放射する周波数帯域を各国で切り替える必要がある。また、利用可能な周波数帯域を分割した各周波数帯域をチャネルとして使用し、特定のチャネルが干渉により通信が困難な状況になった場合、他のチャネルに切り替えて通信を行うことが考えられる。
【0009】
特許文献1のパルス生成器102においては、生成する複数のパルスは位相変調を行ったもので、全て単一の周波数帯域内であるため、上述のような使用する周波数帯域の切り替えが行えないという問題がある。
【0010】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することにある。
【課題を解決するための手段】
【0011】
本発明に係るパルス生成器は、パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【0012】
また、本発明に係る送信機は、パルス通信を行う送信機であって、上記パルス生成器を備えたことを特徴としている。
【0013】
上記の構成によれば、本発明に係るパルス生成器は、複数の基準パルス生成部を備え、当該複数の基準パルス生成部においてそれぞれ生成される基準パルスの時間幅がそれぞれ異なる。よって、複数の送信パルスの時間幅がそれぞれ異なる。従って、複数の周波数帯域に対応するパルスを生成することができる。
【0014】
また、上記パルス生成器は、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【0015】
以上により、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することができるという効果を奏する。
【0016】
本発明に係るパルス生成器は、複数の送信パルスを合成して出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスのうち、一つの送信パルスを選択して出力することが好ましい。
【0017】
上記のように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができるというさらなる効果を奏する。
【0018】
また、複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができるというさらなる効果を奏する。
【発明の効果】
【0019】
本発明の一つに係るパルス生成器は、パルス通信を行うための送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【0020】
これにより、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【0021】
〔実施の形態1〕
本発明の一実施形態について、図1〜図8に基づいて説明すると以下の通りである。なお、説明の便宜上、同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【0022】
図1は、パルス生成器10を備えた送信機20の構成を示している。
【0023】
送信機20は、UWB(Ultra Wide Band)通信用の送信機、特にインパルスUWB方式の送信機であり、通信に用いられるパルス(送信パルス)を生成するパルス生成器10、パルス生成器10から出力された送信パルスをUWB通信に許可されている放射マスクに収まるように帯域制限するバンドパスフィルタ(BPF)11、およびBPF11から出力された送信パルスを受信機へ送信するアンテナ12を備えている。
【0024】
パルス生成器10は、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4、および送信パルス生成部5を備え、周波数の異なる複数の送信パルス(本実施形態では、2種類の送信パルスAおよび送信パルスB)を生成し、これらの送信パルスのうちいずれかを出力する(実際には、必要な送信パルスのみを生成して出力する)。なお、本実施形態では、パルスによる送信ビット(送信データ)の変調方式として、OOK(On Off Keying)変調を用いているとする。
【0025】
図2は、パルス生成器10のT−FF1の出力(TQ)、遅延部3の出力(DL0〜DL15)、および基準パルス生成部4の出力(SQA1〜SQA7,SQB1〜SQB5)のタイミングチャートである。
【0026】
T−FF1は、図2に示すように、入力されたビットクロックBCKの立ち上がり時に、入力された送信ビット列Dの値が「1」であれば出力TQの値が現在の値から反転(「0」⇔「1」)するフリップフロップである。送信ビット列Dは、ビットクロックBCKに同期している。
【0027】
図3は、遅延制御部2および遅延部3の構成を示している。
【0028】
遅延制御部2は、遅延回路22、インバータ23、分周回路24,25、位相比較器26、およびバイアス制御回路27を備え、PLL(Phase Lock Loop)回路として機能し、バイアス制御回路27から供給するバイアス電圧によって遅延部3を構成する遅延素子21の遅延時間を制御する。
【0029】
遅延回路22は、複数の遅延素子21(本実施形態では、5個の遅延素子)が直列接続されて構成されている。遅延素子21は、バイアス制御回路27から供給されるバイアス電圧により遅延時間が制御可能なインバータなどで構成されており、すべて同じ構造である。インバータ23は、論理反転を行うインバータで、可能な限り高速に動作するものが望ましい。遅延回路22およびインバータ23からなるループは、VCO(Voltage Controlled Oscillator)を構成しており、バイアス制御回路27により制御されるバイアス電圧により、発振周波数が制御される。
【0030】
分周回路24は、上記VCOの出力を所定の倍率に分周し、分周回路25は、基準クロックCKを所定の倍率に分周する。基準クロックCKは、送信パルスの周波数を決めるときの基準となるクロックである。位相比較器26は、分周回路24,25からそれぞれ出力された信号の位相を比較し、その位相差情報をバイアス電圧制御回路27に出力する。バイアス電圧制御回路27は、位相比較器26の位相差情報から位相差が所定の精度内となるようにバイアス電圧を制御する。これらにより、上記VCOは、一定時間が経過すると、基準クロックCKに対し、分周回路24,25の倍率により決定される比に従った一定周波数で発振する。
【0031】
遅延制御部2は、遅延回路22の遅延素子21の遅延時間が所定の遅延時間となるように上記VCOの発振周波数を以上のようにして選択し、そのときのバイアス電圧制御回路27のバイアス電圧を遅延部3に供給することにより、遅延部3を構成する遅延素子21の遅延時間を制御する。
【0032】
例えば、基準クロックCKが100MHzで、分周回路24の分周率が16倍、分周回路25の分周率が1倍に設定された場合、遅延制御部2がロック後の上記VCOの発振クロックは、100MHz×16/1=1600MHz=1.6GHzとなる。遅延回路22の遅延素子21一段当たりの遅延量は、1.6GHz×5=8GHzのクロック周期に相当する1/8.0GHz=125psec(ピコ秒)となる。
【0033】
遅延部3は、複数の遅延素子21(本実施形態では、15個の遅延素子)が直列接続されて構成され、初段の遅延素子21には、T−FF1の出力TQが入力される。各遅延素子21は、同一の遅延時間で入力信号を遅延した遅延信号(DL1〜DL15)をそれぞれ出力する。なお、遅延信号DL0は、T−FF1の出力TQそのものである。T−FF1の出力TQ(DLO)と遅延信号の一部(DL2、DL3、DL4、DL6、DL12、DL14、およびDL15)とを図2に示している。
【0034】
図4は、基準パルス生成部4および送信パルス生成部5の構成を示している。
【0035】
基準パルス生成部4は、遅延部3から出力された遅延信号DLに基づいて、送信パルスを生成するための基準パルスを生成する。基準パルス生成部4は、スイッチ31,32、パルスA用基準パルス生成部33、およびパルスB用基準パルス生成部34を備えている。
【0036】
スイッチ31,32は、波形選択信号SLに基づいて、いずれか一方がON状態(閉状態)となると他方がOFF状態(開状態)となり、遅延部3から出力された遅延信号DLのうち所定の遅延信号DLをパルスA用基準パルス生成部33,パルスB用基準パルス生成部34に入力する。
【0037】
パルスA用基準パルス生成部33は、スイッチ31を介して入力された遅延信号DLに基づいて、基準パルスSQAを生成する。パルスB用基準パルス生成部34は、スイッチ32を介して入力された遅延信号DLに基づいて、基準パルスSQBを生成する。
【0038】
送信パルス生成部5は、基準パルス生成部4から出力された基準パルスを基準パルス列として送信パルスを生成する。送信パルス生成部5は、パルスA用生成部35、パルスB用生成部36、およびスイッチ37を備えている。
【0039】
パルスA用生成部35は、パルスA用基準パルス生成部33から出力された基準パルスSQAに基づいて送信パルスA(PWA)を生成する。パルスB用生成部36は、パルスB用基準パルス生成部34から出力された基準パルスSQBに基づいて送信パルスB(PWB)を生成する。
【0040】
スイッチ37は、波形選択信号SLに基づいて、スイッチ31,32の動作に連動して動作する。すなわち、送信パルスA,Bのうち生成された送信パルスを出力させるように動作する。
【0041】
図5は、パルスA用基準パルス生成部33およびパルスA用生成部35の構成を示している。図6は、パルスA用基準パルス生成部33およびパルスA用生成部35の各出力を示しており、図6(a)はパルスA用基準パルス生成部33の出力SQAであり、図6(b)はパルスA生成部35における加算器43の出力MPAであり、図6(c)はパルスA用生成部35における加算器44の出力PPAであり、図6(d)はパルスA用生成部35の出力PWAである。
【0042】
パルスA用基準パルス生成部33は、複数のXOR(eXclusive OR:排他的論理和回路)41を備えている。XOR41には、遅延部3から出力された遅延信号DLのうち、遅延差が遅延素子21の遅延時間の2倍分の遅延信号(所定の遅延信号)が入力され、それらをXOR演算することにより基準パルスSQAを生成する。
【0043】
具体的には、XOR41aには、遅延信号DL0と遅延信号DL2とが入力され、これらから基準パルスSQA1を生成する。また、XOR41bには、遅延信号DL2と遅延信号DL4とが入力され、これらから基準パルスSQA2を生成する。基準パルスSQAを図2および図6(a)に示している(図2は基準パルスSQAの一部(SQA1、SQA2、およびSQA7))。同図に示すように、T−FF1の出力TQの立ち上がりまたは立ち下がりに基づいて生成された基準パルスSQA1〜SQA7は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスSQA1〜SQA7におけるパルス幅は、遅延素子21の遅延時間の2倍分に等しい。
【0044】
パルスA用生成部35は、複数の振幅制御器42、加算器43,44、および差動増幅器45を備えている。
【0045】
振幅制御器42は、XOR41毎に備えられており、XOR41から出力された基準パルスSQAがそれぞれ入力され、それらの振幅をそれぞれ制御する。図5において振幅制御器42の中に示されている「a」〜「d」は、振幅制御器42から出力される基準パルスの振幅の比を示しており、a<b<c<dという関係を有している。
【0046】
加算器43,44は、振幅制御器42より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器43による加算出力MPAは、図6(b)に示すとおりであり、加算器44による加算出力PPAは、図6(c)に示すとおりである。振幅制御器42より入力され基準パルスは、すべて異なるタイミングで出力されるため、加算器43,44は、ワイヤードOR回路などの簡単な構成で実現できる。
【0047】
差動増幅器45は、加算器43の出力MPAと加算器44の出力PPAとを比較しその差を増幅する。差動増幅器45の出力PWAは、図6(d)に示すとおりである。なお、図6(d)における「α」は、差動増幅器45の増幅率である。
【0048】
図7は、パルスB用基準パルス生成部34およびパルスB用生成部36の構成を示している。図8は、パルスB用基準パルス生成部34およびパルスB用生成部36の各出力を示しており、図8(a)はパルスB用基準パルス生成部34の出力SQBであり、図8(b)はパルスB用生成部36における加算器48の出力MPBであり、図8(c)はパルスB用生成部36における加算器49の出力PPBであり、図8(d)はパルスB用生成部36の出力PWBである。
【0049】
パルスB用基準パルス生成部34は、複数のXOR46を備えている。XOR46には、遅延部3から出力された遅延信号DLのうち、遅延差が遅延素子21の遅延時間の3倍分の遅延信号(所定の遅延信号)が入力され、それらをXOR演算することにより基準パルスSQBを生成する。
【0050】
具体的には、XOR46aには、遅延信号DL0と遅延信号DL3とが入力され、これらから基準パルスSQB1を生成する。また、XOR46bには、遅延信号DL3と遅延信号DL6とが入力され、これらから基準パルスSQB2を生成する。基準パルスSQBを図2および図8(a)に示している(図2は基準パルスSQBの一部(SQB1、SQB2、およびSQB5))。同図に示すように、T−FF1の出力TQの立ち上がりまたは立ち下がりに基づいて生成された基準パルスSQB1〜SQB5は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスSQB1〜SQB5におけるパルス幅は、遅延素子21の遅延時間の3倍分に等しい。
【0051】
パルスB用生成部35は、複数の振幅制御器47、加算器48,49、および差動増幅器50を備えている。
【0052】
振幅制御器47は、XOR46毎に備えられており、XOR46から出力された基準パルスSQBがそれぞれ入力され、それらの振幅をそれぞれ制御する。図7において振幅制御器47の中に示されている「e」〜「f」は、振幅制御器47から出力される基準パルスの振幅の比を示しており、e<f<gという関係を有している。
【0053】
加算器48,49は、振幅制御器47より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器48による加算出力MPBは、図8(b)に示すとおりであり、加算器49による加算出力PPBは、図8(c)に示すとおりである。振幅制御器47より入力される基準パルスは、すべて異なるタイミングで出力されるため、加算器48,49は、ワイヤードOR回路などの簡単な構成で実現できる。
【0054】
差動増幅器50は、加算器48の出力MPBと加算器49の出力PPBとを比較しその差を増幅する。差動増幅器50の出力PWBは、図8(d)に示すとおりである。なお、図8(d)における「α」は、差動増幅器50の増幅率である。
【0055】
以上のように、パルス生成器10は、パルスA用基準パルス生成部33およびパルスB用基準パルス生成部34において、遅延部3から出力された遅延信号DLのうち、それぞれ遅延差が異なる遅延信号から基準パルスSQA,SQBを生成することにより、当該基準パルスSQA,SQBのそれぞれのパルス幅が異なる。そして、当該基準パルスSQA,SQBから送信パルスA,Bをそれぞれ生成することにより、送信パルスA,Bのそれぞれの時間幅が異なり、複数の周波数帯域に対応するパルスを生成することができる。よって、アメリカ、日本、ヨーロッパ等異なる国において使用する場合など、利用する周波数帯域を変更しなければならない場合に対応することができる。
【0056】
また、パルス生成器10は、従来のパルス発生器と異なり、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【0057】
なお、本実施形態におけるパルス生成器10の構成は、説明の便宜を図るためのものであり、それに限定されるわけではない。
【0058】
例えば、本実施形態においては、基準パルスSQA,SQBのそれぞれのパルス幅を全て同じパルス幅とし、送信パルスAの中心周波数が送信パルスBの中心周波数の1.5倍となる場合を示している。しかしながら、送信パルスが、パルスの送信期間内において中心周波数が変動するチャープ信号等である場合、基準パルスSQA,SQBは全て同じパルス幅ではなく異なるパルス幅を有することになる。
【0059】
また、本実施形態においては、送信パルスA,Bの2種類の送信パルスを生成可能な構成について説明したが、2種類以上の送信パルスを出力する構成としてもよい。その場合、基準パルス生成部4および送信パルス生成部5の構成を出力する送信パルス数に対応して変更すればよい。
【0060】
また、本実施形態においては、基準クロックCKとビットクロックBCKとをそれぞれ用意したが、両者は同一のものであってもよい。
【0061】
また、送信するデータ値により送信パルスを選択してもよい。また、送信パルスの選択を予め定めたパターンに従って行ってもよい。
【0062】
〔実施の形態2〕
本発明の他の実施形態について、図9および図10に基づいて説明すると以下の通りである。
【0063】
図9は、パルス発生器10aを備えた送信機20aの構成を示している。なお、説明の便宜上、実施の形態1で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態1と異なる点についてのみ説明する。
【0064】
パルス発生器10aは、周波数の異なる複数の送信パルス(本実施形態では、2種類の送信パルスAおよび送信パルスB)を生成し、これらのパルスを合成して出力する。パルス発生器10aは、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4a、および送信パルス生成部5aを備え、実施の形態1におけるパルス発生器10とは基準パルス生成部および送信パルス生成部の構成が異なる。
【0065】
基準パルス生成部4aは、パルスA用基準パルス生成部33およびパルスB用基準パルス生成部34を備え、実施の形態1における基準パルス生成部4からスイッチ31,32を除いた構成である。
【0066】
パルス生成部5aは、パルスA用生成部35、パルスB用生成部36、およびパルスA用生成部35から出力された送信パルスA(PWA)とパルスB用生成部36から出力された送信パルスB(PWB)とを合成するミキサ55を備えている。
【0067】
このように複数の送信パルスを合成して複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【0068】
また、より多くの送信パルスを生成し、その複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができる。
【0069】
なお、パルス発生器10aは、上述の機能に加え、パルス発生器10と同様にいずれかの送信パルスのみを出力する機能を有していてもよい。図10は、その場合の基準パルス生成部4aおよびパルス生成部5aの構成を示している。この場合、基準パルス生成部4aは、スイッチ31,32を備えている。スイッチ31,32は、波形選択信号SL1,SL2に基づいて、いずれか一方がON状態となり他方がOFF状態となる場合と、いずれもON状態となる場合とに制御される。
【0070】
なお、本実施形態においては、実施の形態1と同様にOOK変調を行っている場合を示しているが、送信するデータ値により出力する送信パルスおよび同時に出力する組み合わせを決定してもよい。
【0071】
〔実施の形態3〕
本発明のさらに他の実施形態について、図11に基づいて説明すると以下の通りである。
【0072】
図11は、パルス発生器10bを備えた送信機20bの構成を示している。なお、説明の便宜上、実施の形態1,2で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態1,2と異なる点についてのみ説明する。
【0073】
送信機20bは、パルス発生器10b、BPF11a,11b、およびアンテナ12a,12bを備えている。パルス発生器10bは、トグルフリップフロップ(T−FF)1、遅延制御部2、遅延部3、基準パルス生成部4a、パルスA用生成部35、およびパルスB用生成部36を備えている。送信機20bでは、生成される送信パルスをそれぞれ異なるアンテナから送信する。
【0074】
このように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【0075】
なお、本実施形態においては、生成される送信パルス毎にBPFおよびアンテナが備えられているが、この構成に限られるわけではなく、生成される送信パルスのうち一部に関して、BPFおよびアンテナを共用してもよい。
【0076】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【0077】
本発明に係るパルス生成器は、複数の周波数帯域に対応するパルスを生成可能であるため、上記パルス生成器を備える本発明に係る送信機は、空中に電波を放射可能な周波数帯域が国毎に異なるUWB通信用の送信機として利用できるだけでなく、通信状況の劣化を低減することができる。
【図面の簡単な説明】
【0078】
【図1】本発明の一実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図2】上記パルス生成器におけるトグルフリップフロップ、遅延部、および基準パルス生成部の各出力のタイミングチャートである。
【図3】上記パルス生成器における遅延制御部および遅延部の構成を示す図である。
【図4】上記パルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図5】上記基準パルス生成部におけるパルスA用基準パルス生成部および上記送信パルス生成部におけるパルスA用生成部の構成を示す図である。
【図6】上記パルスA用基準パルス生成部および上記パルスA用生成部の各出力を示しており、(a)は上記パルスA用基準パルス生成部の出力であり、(b)は上記パルスA生成部における加算器の出力であり、(c)は上記パルスA用生成部における他の加算器の出力であり、(d)は上記パルスA用生成部の出力である。
【図7】上記基準パルス生成部におけるパルスB用基準パルス生成部および上記送信パルス生成部におけるパルスB用生成部の構成を示す図である。
【図8】上記パルスB用基準パルス生成部および上記パルスB用生成部の各出力を示しており、(a)は上記パルスB用基準パルス生成部の出力であり、(b)は上記パルスB生成部における加算器の出力であり、(c)は上記パルスB用生成部における他の加算器の出力であり、(d)は上記パルスB用生成部の出力である。
【図9】本発明の他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図10】図9に示すパルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図11】本発明のさらに他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図12】従来のパルス生成器の構成を示す図である。
【符号の説明】
【0079】
3 遅延部
4、4a 基準パルス生成部
5、5a 送信パルス生成部
10、10a、10b パルス生成器
20、20a、20b 送信機
【特許請求の範囲】
【請求項1】
パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、
直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、
上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、
上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、
上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴とするパルス生成器。
【請求項2】
複数の送信パルスを合成して出力することを特徴とする請求項1に記載のパルス生成器。
【請求項3】
複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することを特徴とする請求項1に記載のパルス生成器。
【請求項4】
複数の送信パルスのうち、一つの送信パルスを選択し出力することを特徴とする請求項1に記載のパルス生成器。
【請求項5】
パルス通信を行う送信機であって、
請求項1〜4のいずれか1項に記載のパルス生成器を備えたことを特徴とする送信機。
【請求項1】
パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、
直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、
上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、
上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、
上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴とするパルス生成器。
【請求項2】
複数の送信パルスを合成して出力することを特徴とする請求項1に記載のパルス生成器。
【請求項3】
複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することを特徴とする請求項1に記載のパルス生成器。
【請求項4】
複数の送信パルスのうち、一つの送信パルスを選択し出力することを特徴とする請求項1に記載のパルス生成器。
【請求項5】
パルス通信を行う送信機であって、
請求項1〜4のいずれか1項に記載のパルス生成器を備えたことを特徴とする送信機。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2008−288732(P2008−288732A)
【公開日】平成20年11月27日(2008.11.27)
【国際特許分類】
【出願番号】特願2007−129790(P2007−129790)
【出願日】平成19年5月15日(2007.5.15)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成20年11月27日(2008.11.27)
【国際特許分類】
【出願日】平成19年5月15日(2007.5.15)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]