【課題】リセット信号を別途に不要とし、特定の初期値がなくても正常に動作できる１／４周期遅延クロック発生器を提供する。
【解決手段】本発明の１／４周期遅延クロック発生器は、基準クロック信号を発生させる基準クロック発生部と、前記基準クロック信号の立ち上がりエッジで第１入力信号をキャッチして前記基準クロック信号の次の立ち上がりエッジまで第１出力信号として前記第１入力信号を出力し、反転された前記第１出力信号の入力を前記第１入力信号として受ける第１回路部と、第２入力信号をキャッチして第２出力信号として出力し、前記第２入力信号として前記第１回路部から前記第１出力信号の入力を受ける第２回路部とを備える。 （もっと読む）

【課題】チャージポンプ方式の発振開始検出回路において、プロセスのばらつき等に起因する誤動作を確実に防止する。
【解決手段】この発振開始検出回路は、発振回路によって生成される発振信号を入力して、所定の期間をおいて交互に活性化される第１の制御信号及び第２の制御信号を生成する制御信号生成回路と、第１の制御信号が活性化されているときにオン状態となる少なくとも１つのトランジスタ、及び、第２の制御信号が活性化されているときにオン状態となる少なくとも１つのトランジスタが直列に接続され、第１の電源電位から電荷を移送するトランジスタ列と、トランジスタ列に含まれている複数のトランジスタによって移送される電荷をそれぞれ蓄積する複数のコンデンサと、検出信号を生成する最終段のコンデンサの端子を第２の電源電位にプルダウン又はプルアップする抵抗とを含む。 （もっと読む）

【課題】トランスを飽和させることなく、省電力で駆動させつつ、出力信号を正確に出力することが可能な信号伝達回路を提供することを目的とする。
【解決手段】１次側コイル及び２次側コイルを備えるトランス５３と、入力信号の立上りタイミングにおいて１次側コイルに第１のパルス電圧を発生させるとともに、入力信号の立下りタイミングにおいて１次側コイルに第２のパルス電圧を発生させる駆動部５６と、２次側コイルに第１のパルス電圧に対応するパルス電圧が発生すると出力信号を立上らせ、２次側コイルに第２のパルス電圧に対応するパルス電圧が発生すると出力信号を立ち下がらせる２次側回路５２と、一定周期で１次側コイルに第３のパルス電圧を発生させる駆動回路３と、２次側回路５２の出力先に異常が発生すると、２次側コイルに流れる電流を変動させる抵抗６８及びＭＯＳＦＥＴ７３とを備えて信号伝達回路１を構成する。 （もっと読む）

【課題】不要輻射強度の不具合への対策で周波数拡散を行った場合に生じる不具合を解消することができる信号発生器および画像読取装置を提供すること目的とする。
【解決手段】時間的に連続したクロック信号を発生させるクロック信号発生手段と、前記クロック信号発生手段にて発生されたクロック信号を周波数変調させて周波数拡散クロック信号を発生させる周波数拡散クロック信号発生手段を有する信号発生器において、前記周波数拡散クロック信号発生手段により生成した周波数拡散クロック信号から、周波数拡散の影響の無い固定遅延を生成し、生成したその遅延量に応じて前記周波数拡散クロック信号の位相を遅延させる信号遅延手段を備えた。 （もっと読む）

通信システムは、データチャンネルの第１セットを第１データチャンネルに多重化すると共にデータチャンネルの第２セットを第２データチャンネルに多重化するように構成されたマルチプレクサと、ディレイアジャストコマンドに基づいて前記第１データチャンネルの遅延を調節するように構成されたディレイアジャスタと、を含む。この通信システムは、前記遅延後の第１データチャンネルを第１出力データチャンネルへ増幅するように構成された第１アンプと、前記第２データチャンネルを第２出力データチャンネルへ増幅するように構成された第２アンプと、を含む。さらに、当該通信システムは、前記第１出力データチャンネルを、光モジュレータを駆動するための第１駆動信号に変換するように構成された第１ドライバと、前記第２出力データチャンネルを、前記光モジュレータを駆動するための第２駆動信号に変換するように構成された第２ドライバと、を含む。
（もっと読む）

【課題】ＰＷＭ周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能ＰＷＭ制御システムを提供する。
【解決手段】基本周波数信号を分周してＰＷＭ基本波を形成するＰＷＭ基本波発生手段１２と、ＰＷＭ基本波に基づいてＰＷＭ周期を設定するＰＷＭ周期設定手段２２と、ＰＷＭの周期内のデューティ比（Ｎ／Ｍ：Ｎ≦Ｍ，Ｍは最大クロック数）を形成するデューティ比形成手段２４と、このデューティ比を持ったＰＷＭ制御信号を負荷の駆動回路に出力するＰＷＭ制御信号出力手段と、を備えた。 （もっと読む）

【課題】遅延クロックを高精度に生成する遅延クロック生成装置を提供することを目的とする。
【解決手段】基準クロックが、後縁合わせ部および位相制御部に入力される。リング発振器は、基準クロックと同一周期のシフトクロックを発振する。後縁合わせ部は、シフトクロックの後縁を、基準クロックの後縁に合わせる。後縁を合わされたシフトクロックは、パルス挿入部に供給される。位相制御部は、基準クロックを受け取って、挿入パルスを、シフトクロックの複数サイクル中のどのサイクルに挿入するかを定める位相制御信号を生成する。パルス挿入部は、位相制御信号により定められたシフトクロックのサイクルに、挿入パルスを挿入する。遅延位相ロック部は、基準クロックと、挿入パルスを挿入されたシフトクロックとに基づいて、リング発振器において発振されるシフトクロックの位相を基準クロックの位相に対して遅らせて、遅延クロックを生成する。 （もっと読む）

自動感度調節装置及びその制御方法を提供する。本発明は、パルス幅制御信号に応答してパルス幅が変化したパルス信号を発生するパルス信号発生部と、第１入力センサ及び第２入力センサに物体が接触した場合はパルス信号を出力せず、第１入力センサ及び第２入力センサに上記物体が接触していない場合はパルス信号を出力する信号処理部と、非接触状態／接触状態であることを出力し、上記パルス幅制御信号を制御する制御部と、を備えることを特徴とする。
本発明は、動作環境を監視する特定チャンネルを備え、特定チャンネルの動作信号が検出された場合や、すべてのチャンネルの動作信号が検出された場合に自動感度調節動作を行って感知調節動作にエラーがないようにするとともに、動作環境変化による接触感知センサの誤動作を防止することで、接触感知センサの動作信頼性を向上することができる。
（もっと読む）

【課題】必要に応じて設定コードと遅延時間の関係を測定することにより遅延時間に対する周囲環境の影響を除去できる可変遅延回路を提供するとともに、この可変遅延回路を用いた半導体テスト装置を実現すること。
【解決手段】設定コードに応じた遅延時間を発生するプログラマブル遅延回路と、選択的にこのプログラマブル遅延回路の遅延時間を測定する遅延時間測定手段とで構成された可変遅延回路であることおよびこの可変遅延回路を用いて半導体テスト装置におけるＤＵＴの出力信号を取り込むためのストローブ信号のタイミングを調整することを特徴とするもの。 （もっと読む）

【課題】電流ロビング発振器を提供する。
【解決手段】電流ロビング発振器１０は、リング状に接続した複数の反転形遅延素子１２，１４，１６，１８，２０を備える。各反転形遅延素子は、出力ノード２４を有するインバータ４４を備える。また、発振器は、インバータの出力ノードから可変の量の電流を奪い取ることによりこの遅延素子に関連した遅延周期τの持続時間を制御するよう動作可能なプログラマブル電流回路５０を備える。 （もっと読む）

【課題】 簡素な構成で温度変化による影響を受け難いデューティ比制御高周波生成回路を提供すること。
【解決手段】 基本駆動方形波生成回路部５と、該基本駆動方形波の前縁微分信号を生成する微分信号生成回路部９と、出力周波数の半周期に該当する期間内の信号幅を有する方形波信号を出力する方形波信号生成器１０並びに制御信号に基づいて前記方形波信号の信号幅を可変制御する信号幅制御回路とを有するバイブレータ回路部１５とを含むデューティ比制御高周波生成回路において、信号幅制御回路は、方形波信号生成器に含まれる第１の反転器１０からの出力信号を反転して当該第１の反転器に入力させる第２の反転器１１と、固定抵抗Ｒ_３と固定コンデンサＣ_１で構成された固定時定数回路部１２を有し、該固定時定数回路部に入力される制御電圧信号と固定時定数回路部１２が有する所定の時定数により決定される時間において、第２の反転器１１からの出力の第１の反転器１０への入力を遮断する。 （もっと読む）

【課題】製造コスト上昇を抑える。
【解決手段】信号処理システムであって、制御端子に与えられた制御信号に応じた遅延を、入力端子に入力された信号に与えて出力端子から出力する第１の遅延回路と、前記第１の遅延回路と同様に構成され、入力端子と出力端子とが接続された第２の遅延回路を有し、発振信号を出力する発振器と、前記発振器の発振信号に応じた信号と基準となる信号との間の位相を比較し、比較結果を示す信号を出力する位相比較回路と、前記位相比較回路の出力信号の低周波成分を、前記第１及び第２の遅延回路の制御信号として用いられるように出力するフィルタ回路とを有する。前記第１の遅延回路の入力端子に与えられ、その出力端子から出力された遅延した信号が、前記基準となる信号として前記位相比較回路に与えられている。 （もっと読む）

小型手持ち式デバイスのパワーマネージメントシステムにおける集積に非常に適した高周波ｄｃ−ｄｃスイッチモード電源（ＳＭＰＳ）のための低電力デジタルパルス幅変調器（ＤＰＷＭ）アーキテクチャを開示する。ＤＰＷＭは、外部クロックなしに独立型モードで作動することができ、かつ他のＤＰＷＭ方式に必要なシリコン面積の一部上で実施することができる。更に、それは、電力消費が低く、他のアーキテクチャに対して特徴的ではない入力対出力特性の良好な線形性をもたらす。 （もっと読む）

【課題】遅延時間を高い精度で調整できるようにする。
【解決手段】従属接続された複数の反転出力の論理ゲートと、負荷容量としてＭＯＳトランジスタの酸化膜容量を用いて制御信号に応じて負荷容量値を可変する負荷容量回路とを有し、反転出力の論理ゲートの出力端に負荷容量回路を接続するようにして、遅延時間をより微小に制御することを可能にし、遅延時間を高い精度で調整することができるようにする。 （もっと読む）

【課題】信頼性が高くフレキシブルに効率良くレプリカ回路を構成可能な半導体装置およびその方法を提供する。
【解決手段】伝送パスを有する半導体回路１１と、基準信号を伝播して半導体回路のクリティカルパスの遅延時間をモニターするレプリカ回路１６Ｃとを有し、レプリカ回路１６Ｃが、遅延素子を含む複数のレプリカ部１６Ａ−１，１６Ａ−２と、選択信号を受けて複数のレプリカ部を、基準信号ＳＩＮの入力に対して並列または直列に接続するセレクタ１９１と、複数のレプリカ部の出力からより遅延量の大きい遅延素子の出力信号をモニター用信号として選択するＡＮＤゲート１９２と有する。 （もっと読む）

【課題】遅延回路の回路規模を小さくする。
【解決手段】ＯＳＣ１１と、ＯＳＣ１１に接続され、ＯＳＣ１１からの信号を分周するカウンタ１２と、ＯＳＣ１１にスイッチ１４を介して接続され、ＯＳＣ１１からの信号を分周するか、カウンタ１２にスイッチ１５を介して接続され、カウンタ１２からの信号を分周するカウンタ１３と、を備える。 （もっと読む）

【課題】プロセス条件、電源電圧、温度等の変動によらず、入力クロックの位相シフトの調整ができ、かつ、従来のＤＬＬ回路を用いた場合と比較して占有面積の小さいクロック位相シフト回路を提供する。
【解決手段】入力クロックを遅延させる遅延回路の遅延セルと同一の遅延セルで構成されたリングオシレータを用いて、入力クロックのｍ周期分の発振出力をカウントし、入力クロックの１周期分の遅延セル段数を計算して位相シフト量分の遅延セル段数を設定する。 （もっと読む）

【課題】本発明は、遅延時間評価回路及び半導体装置に関し、遅延測定対象回路と遅延時間評価回路の独立性、即ち、非干渉性を向上することを目的とする。
【解決手段】複数段のゲート回路から構成されており接続段数が切り替え可能である被測定回路内の信号の伝播遅延時間を評価する遅延時間評価回路において、入力信号と、この入力信号を接続段数が任意の段数に切り替えられた被測定回路を通した信号の位相差を検出する位相差検出回路と、位相差に応じたパルス列を生成して外部へ出力する変換回路部と、被測定回路と位相差検出回路との間を容量結合又は非接触結合により結合する結合部とを備えるように構成する。 （もっと読む）

【課題】発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供すること。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。 （もっと読む）

【課題】遅延時間を細かく制御でき、発振回路の発振周波数のステップ幅を低減でき、且つ簡単な回路構成でディジタル信号で制御可能な遅延回路を用いた発振回路を提供する。
【解決手段】発振回路はＮＡＮＤゲートＮＧＴ１および遅延素子ＤＬＹ１，ＤＬＹ２，…，ＤＬＹｎとセレクタＳＥＬ１，ＳＥＬ２，…，ＳＥＬｎからなる可変遅延回路により構成されている。遅延素子ＤＬＹ１Ｂ，ＤＬＹ２Ｂ，…，ＤＬＹｎＢとセレクタＳＥＬ１，ＳＥＬ２，…，ＳＥＬｎにより梯子型の可変遅延回路が構成され、各セレクタＳＥＬ１，ＳＥＬ２，…，ＳＥＬｎは遅延制御信号Ｓ１，Ｓ２，…，Ｓｎに応じて入力端子Ａ，Ｂに入力される２つの信号の内一つを選択して出力端子ＯＵＴに出力し、遅延素子ＤＬＹ１Ｂ，ＤＬＹ２Ｂ，…，ＤＬＹｎＢとセレクタＳＥＬ１，ＳＥＬ２，…，ＳＥＬｎにより、行きと帰りの二つの経路が構成されている。 （もっと読む）