【課題】分解能の向上化と変換速度の高速化のうち、部分的に分解能が向上すれば足りるような場合に有効なＡＤ変換装置を提供する。
【解決手段】入力ダイナミックレンジ全体を入力範囲とする差動増幅装置を具備しないＡＤ変換装置１、３を設け、入力ダイナミックレンジの一部で高分解能が必要な入力区間では、ＡＤ変換装置２の前段に差動増幅回路を設け、ＡＤ変換装置３の入力側で極端に変動が開始する電圧となる定電圧源Ｖｒｅｆを上記ＡＤ変換装置３の入力側に設ける。 （もっと読む）

【課題】全差動増幅回路に信号を巡回させてアナログ信号をディジタルデータに変換するアナログ−ディジタル変換回路に関し、変換精度を向上できるアナログ−ディジタル変換装置を提供することを目的とする。
【解決手段】本発明は、全差動増幅回路（１１３）に信号を巡回させてアナログ信号をディジタルデータに変換するアナログ−ディジタル変換回路において、全差動増幅回路（１１３）の接続極性を切り換える極性切換手段（１１５）と、第１巡目と第２巡目以降とで全差動増幅回路（１１３）の接続極性が切り換わるように極性切換手段（１１５）を制御する制御手段（１１６）とを有することを特徴とする。 （もっと読む）

【課題】小信号応答性がよく、クロック信号の負荷を軽減でき、面積の増大を防止することができるフォールディング回路およびアナログ−デジタル変換器を提供する。
【解決手段】複数の異なる電圧を基準電圧として発生させる基準電圧発生回路１２０と、基準電圧とアナログ入力電圧と差電圧を差電流に変換して出力する複数のアンプ１４０と、を有し、アンプの出力端が交互に接続され、アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている。
（もっと読む）

【課題】線形探索法によるＡ／Ｄコンバータの初回の変換に要する時間を短縮可能な半導体集積回路を提供する。
【解決手段】チップの温度を検知する温度検知部と、温度検知部のアナログ出力ＶＢＥをデジタル変換するＡ／Ｄコンバータ１００とを備える。Ａ／Ｄコンバータ１００は、アップダウンカウンタと、アップダウンカウンタの出力Ｔ２をアナログ変換するＤ／Ａコンバータ１２０と、Ｄ／Ａコンバータ１２０のアナログ出力ＤＡＣ＿ＯＵＴと温度検知部のアナログ出力ＶＢＥ（ＶＴＥＭＰ）とを比較するコンパレータ１３０とを備える。アップダウンカウンタは、最小値及び最大値とは異なる初期値をプリセット可能に構成されている。これにより、線形探索法を用いているにも関わらず、初回の変換における判定時間を短縮することが可能となる。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換器は、フラッシュ型より回路面積は小さくできるが、変換速度が遅くなりがちである。
【解決手段】参照信号生成回路は、入力電圧範囲を分割した第１分解能より粗い第２分解能に対応したステップで、信号レベルが順次変化していく参照信号を生成する。比較回路ＣＰは、アナログ信号と参照信号生成回路により生成された参照信号とを比較する。デジタル信号生成回路は、比較回路による比較結果が変化するまでの時間に応じて、デジタル信号を生成する。参照信号生成回路は、比較回路の比較結果が変化すると、デジタル信号生成回路に保持されているデジタル信号の分解能を第１分解能にするため、または第１分解能に近づけるため、別の参照信号を比較回路に供給する。 （もっと読む）

【課題】Ｄ／Ａ変換器のスイッチ数が少なく、かつ全体の占有面積を削減する。
【解決手段】ディジタル信号のコードを、連続する単位コード間で１桁ずつビットが変化する配列の所定コードに変換するコード変換部４０と、複数の基準電圧を発生する基準電圧発生部（下位レジスタ・ストリング４６）と、基準電圧ごとに設けられ、対応する基準電圧の出力を制御する複数のトランジスタを有する部分（上位セレクタ４４）とを有する。複数のトランジスタの各チャネルに対し複数設けられ、各々が局部チャネルのオンとオフを制御するゲート電極と、を備える。複数のトランジスタは、ゲート電極と制御線との接続と非接続の組み合わせによって所定コードの配列がプログラムされている。その配列のビット変化箇所で、複数のトランジスタの局部チャネルのオンとオフを制御するゲート電極が省略されている。 （もっと読む）

【課題】 Ａ／Ｄ変換の精度を簡易な構成で向上できるようにする。
【解決手段】 アナログ入力電圧Ｖｉｎが基準電圧（＋Ｖ２）以上になると、二値電圧出力回路１３ａの動作によって、コンパレータ１１ａにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（＋Ｖ１）が変化する。これにより、エンコーダ１６は、一定クロックの間、「１０」と「０１」とを１クロック毎に交互に出力する。また、アナログ入力電圧Ｖｉｎが基準電圧（−Ｖ２）以下になると、二値電圧出力回路１３ｂの動作によって、コンパレータ１１ｂにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（−Ｖ１）が変化する。これにより、エンコーダ１６は、一定クロックの間、「００」と「０１」とを１クロック毎に交互に出力する。 （もっと読む）

【課題】短時間で、アナログ信号をデジタル信号に変換することができるＡＤ変換器を提供することである。
【解決手段】ＡＤ変換器は、入力アナログデータを保持するアナログデータ蓄積部１１と、入力デジタルデータを、入力アナログデータの信号電圧の取り得る全電圧領域のうちの第１の電圧領域で変化する第１の基準電圧Ｖ１４ａにアナログ変換する第１のＤＡ変換器１３ｂと、入力デジタルデータを、全電圧領域のうちの第２の電圧領域で変化する第２の基準電圧Ｖ１４ｂにアナログ変換する第２のＤＡ変換器１３ｂと、入力アナログデータと第１の基準電圧Ｖ１４ａとを比較する第１の比較器１４ａと、入力アナログデータと第２の基準電圧Ｖ１４ｂとを比較する第２の比較器１４ｂと、第１の比較器１４ａ及び第２の比較器１４ｂの各々の比較結果において、状態が変化する時の対応するデジタルデータを保持するデジタルデータ蓄積部１６とを備えている。 （もっと読む）

【課題】Ａ／Ｄコンバータの分解能と変換速度とのトレードオフ問題を解消することができるＡ／Ｄ変換装置を提供する。
【解決手段】基準電圧出力回路１７によって生成した基準電圧を、Ａ／Ｄコンバータ７の基準電圧入力端子及アナログ入力端子（１）に共通に与え、入力増幅部６に与える比較電圧を調整可能にすると共にその増幅率も調整可能として、Ａ／Ｄコンバータ７は、アナログ入力端子（２）に与えられる入力増幅部６の出力電圧と、アナログ入力端子（１）に与えられる基準電圧との差分をＡ／Ｄ変換する。 （もっと読む）

【課題】A/D変換動作が安定するまでの時間を短くする。
【解決手段】パイプライン型アナログ／ディジタル変換器（ADC）に搭載された基準電圧発生回路において、外付け容量４０と基準電圧出力端子REFPを分離するためのスイッチ３３と、端子電圧vxのレベルを検出するためのインバータ３４と、パワーダウンモード時に端子電圧vxを接地電圧vssに固定するためのNMOS３６と、パワーダウンモード解除後に外付け容量４０のプリチャージを制御するためのプルチャージ回路３５とを設けている。そして、外付け容量４０のプリチャージ後に、この外付け容量４０を基準電圧出力端子REFPと接続するようにしたので、ADCの変換動作が安定するまでの時間を短くすることができる。 （もっと読む）

【課題】制御電源の電圧変動に影響されることなくＡ／Ｄ変換器の基準電圧の精度を高め、しかも高い分解能のＡ／Ｄ変換動作を得る。
【解決手段】ディジタル保護継電器の制御電源になるＤＣ／ＤＣ電源８を電源として昇圧した安定化電圧を得るチャージポンプ電源９をＡ／Ｄ変換器４の専用の制御電源とすることで、制御電源の電圧変動をチャージポンプ電源により吸収してＡ／Ｄ変換器に供給することでその基準電圧の精度を高め、さらにＡ／Ｄ変換器には昇圧した電源電圧を供給することでＡ／Ｄ変換器のダイナミックレンジを高めて高い分解能のＡ／Ｄ変換動作を得る。 （もっと読む）

複数のキャパシタ（Ｃ_１〜Ｃ_ｎ）を有するスイッチトキャパシタデジタル／アナログ変換器（１４）を含んだ、入力ｎビットデジタルコード（ｎ＞１）を変換するデジタル／アナログ変換器。各下側極板は、上記入力デジタルコードに依存して、第１の基準電圧（Ｖ_２）または当該第１の基準電圧とは異なる第２の基準電圧（Ｖ_３）のいずれかに接続可能である。上記変換器はまた、少なくとも１つのさらなるキャパシタ（Ｃ_Ｐ）と、上記第１のさらなるキャパシタの上記下側極板を、第３の基準電圧または当該上記第３の基準電圧とは異なる第４の基準電圧のいずれかに接続する、スイッチング部（１８、１９）とを含んでいる。当該第１のスイッチング部への入力は、上記入力デジタルコードに依存していない。出力電圧は、復号化段階において、上記入力データコードと上記（複数の）さらなるキャパシタ（Ｃ_Ｐ）に電荷が注入される方向および大きさとに依存した電圧に変動する。
（もっと読む）

【課題】インターポレーション回路における複数の抵抗の直列接続するとき、接続配線に生じる寄生容量のばらつきを低減すること。
【解決手段】それぞれ位相の異なる正相信号及びその逆相信号を生成して出力する複数のフォールディングアンプと、フォールディングアンプの出力から複数の同相及び逆相の補間信号を生成するインターポレーション回路と、このインターポレーション回路によって生成される補間信号を入力する複数のコンパレータと、これらのコンパレータからの出力をエンコードするエンコーダ回路６とを備え、インターポレーション回路は、複数の抵抗を所定数毎に分けて、所定数の抵抗が直線上に直列接続される抵抗列を複数並設し、各抵抗列の一端部の抵抗同士を２つの列毎にそれぞれ接続し、各抵抗列の他端部の抵抗同士を前記２つの列の組み合わせとは異なる組み合わせの２つの列毎にそれぞれ接続して複数の抵抗を環状に接続した。 （もっと読む）

【課題】高い変換精度を維持したままセレクトスイッチの数を簡単な構成で減らす。
【解決手段】上位レジスタストリングと、下位レジスタストリングと、演算増幅器（オペアンプＯＡ）と、上位レジスタストリングで発生する複数の上位電圧値ＶＲ０〜ＶＲ(2^N-1)から、上位ビットに対応する一の上位電圧値を選択しオペアンプＯＡの一方入力に出力する上位セレクタ４４と、下位レジスタストリングで発生する複数の下位電圧値ＶＲＬ０〜ＶＲＬ(2^Ｍ-1)から、下位ビットに対応する一の下位電圧値を選択しオペアンプＯＡの他方入力に出力する下位セレクタ４７と、オペアンプＯＡのサンプルホールド動作と出力加算動作を行うための上位キャパシタＣ、第１〜第３スイッチＳＷ１〜ＳＷ３ならびにその制御回路（不図示）とを有する。 （もっと読む）

【課題】広電源電圧、高速・高精度、小面積なＡ／Ｄ変換器を有する半導体集積回路装置を提供する。
【解決手段】逐次比較型ＡＤＣ回路は、ＰチャネルとＮチャネルＭＯＳＦＥＴの並列回路で構成されたアナログスイッチと、上記アナログスイッチを介して入力アナログ信号を取り込むサンプリング容量と、制御信号に対応して上記ＮチャネルＭＯＳＦＥＴのスイッチ制御信号を形成する昇圧回路とを有する。昇圧回路は、上記ＮチャネルＭＯＳＦＥＴをオフ状態にするタイミングで第１及び第２容量を上記デジタル系電源電圧にプリチャージし、昇圧電圧を保持する第３容量をディスチャージする。上記ＮチャネルＭＯＳＦＥＴをオン状態にするタイミングで上記アナログ系電源電圧を上記第１容量に供給し、上記デジタル系電源電圧を上記第２容量に供給し、上記第１容量及び第２容量の電荷を上記第３容量に電荷転送して昇圧電圧を形成する。 （もっと読む）

ｍビット表示データを受け取るディスプレイは、ｎビットデジタル入力を持つ容量切替型デジタル／アナログコンバータを含む表示ドライバを有する（ｍはｎ以下）。上記容量切替型デジタル／アナログコンバータのキャパシタの上側の電極は、ゼロ化フェーズにおいて、複数の参照電圧（Ｖ_１１，Ｖ_１２）の一つに接続される。ゼロ化フェーズにおいて上記容量切替型デジタル／アナログコンバータのキャパシタの上側の電極に接続される参照電圧の選択は、入力されるｎビットデジタルコードに依存せず、ディスプレイ内部の信号によって決定される。デコードフェーズにおける上記コンバータからの出力電圧範囲は、先のゼロ化フェーズにおいて選択された参照電圧に基づいて、参照電圧Ｖ１１の上下にある出力電圧の第１の範囲(25)であってもよく、参照電圧Ｖ１２の上下にある出力電圧の第２の範囲(26)であってもよい。
（もっと読む）

【課題】実装面積の増大を抑制しつつ、高速動作を行うことができるＤ／Ａ変換回路を提供すること。
【解決手段】ｍビットのデジタル信号を最下位ビットから最上位ビットまでｎビット（ｎ≦ｍ／２）毎の単位で区切り、各単位のｎビットのデジタル信号を各ビット毎に第１電圧又は第２電圧に変換し、これらの電圧をそれぞれｎ個の第１コンデンサに印加する。ここで、各単位におけるｑビット目（ｑは、１以上でかつｎ以下の整数）に対応する第１コンデンサの容量値を、最下位ビットに対応する第１コンデンサの容量値に２^q-1を積算した値とする。その後、ｎ個のスイッチを制御して、ｎ個の第１コンデンサと第２コンデンサとを並列に接続して第２コンデンサに保持する電圧を調整する。以上の動作をｍ／ｎ回繰り返すことによって、ｍビットのデジタル信号をアナログ信号に変換する。 （もっと読む）

１以上の被テスト信号のサンプリングを制御するための、独自の時間基準発生技法を利用する信号完全性測定のシステム及び方法である。本開示に従い作成した時間基準発生器は、位相フィルタ及び変調回路を備えており、これらは、シグマデルタ変調器の出力の関数として、高速に変化する位相信号を発生させるものである。この位相フィルタは、該高速に変化する位相信号から所望でない高い周波数の位相成分をフィルタする。フィルタされた該信号は、１以上のサンプラをクロックするために使用され、それによって上記の被テスト信号のサンプリングの事例を生成する。次に、これらサンプリングの事例を、被テスト信号の種類に適した何らかの１以上の様々な技法を使用して分析する。 （もっと読む）

本発明は、アナログ信号をデジタル信号に変換するための装置および方法に関するものであって、より詳細には、所定のサンプル区間のあいだアナログ信号の平均値をサンプル値として取るサンプリングを行いサンプリングされたサンプル値を用いてデジタル信号に変換するアナログ信号をデジタル信号に変換するための装置および方法に関するものである。
本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置は、アナログ信号が入力される信号入力部と、所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行うサンプリング部、および前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する信号変換部と、を含む。
（もっと読む）

【課題】消費電力を最小にすることができるマルチモード対応のＡ／Ｄ変換器を提供すること。
【解決手段】ハイブリッドＡ／Ｄ変換器１００は、アナログ入力信号をデジタル信号に変換するパイプラン用１．５ビットＡ／Ｄ変換器１１１，１２１，１３１と、モードに応じてパイプライン用とデルタシグマ変調用に切り替わる１／１．５ビットＤ／Ａ変換器１１２，１２２，１３２と、アナログ入力信号から１／１．５ビットＤ／Ａ変換器１１２，１２２，１３２の出力を減算するアナログ加算器１１３，１２３，１３３と、アナログ加算器１１３，１２３，１３３の出力を入力とし[パイプラインモード]の時は増幅器として、[デルタシグマモード]の時は積分器として機能するアナログ演算回路１１４，１２４，１３４とから構成されるハイブリッドステージ１０１〜１０３を備える。 （もっと読む）