【課題】入力レベルの高低にかかわらず、アナログ信号の電圧変動範囲に応じてＦＳＲを変化させて、電圧変動の小さなアナログ信号に対する分解能を充分に向上させることができるＡ／Ｄ変換回路を提供する。
【解決手段】入力アナログ電圧と比較電圧の大小を判定する比較回路ＣＭＰと、該比較回路の判定結果を順次取り込むレジスタＳＡＲと、該レジスタの値を電圧に変換し前記比較電圧とするローカルＤＡ変換回路とを備えた逐次比較型ＡＤ変換回路において、第１の電圧群の中から一つを選択してＡ／Ｄ変換可能な電圧範囲の上限値を与える第１基準電圧としてローカルＤＡ変換回路へ供給する選択手段ＳＥＬ１と、電圧値の低い第２の電圧群の中から一つを選択して電圧範囲の下限値を与える第２基準電圧として供給する選択手段ＳＥＬ２と、前記第１選択手段と第２選択手段における選択状態を決定する値を設定するレジスタＲＥＧ１とを設けた。 （もっと読む）

【課題】ゲイン誤差を調整するためのゲイン変更回数をより少なくして調整にかかる時間を短縮すると共に、調整にかかる負荷を低減でき、しかも調整回路規模を縮小できるゲイン調整回路を提供する。
【解決手段】アナログ信号をデジタル変換して得られるデジタル出力信号の値を、出力すべき値であって、かつ当該デジタル出力信号と線形の関係にある理想値に調整するゲイン調整回路を、デジタル出力信号を理想値に変換するゲイン誤差修正値の設定指示を入力し、指示から所定の時間だけゲイン誤差修正値を算出する除算器１０５、算出されたゲイン誤差修正値が保存されるレジスタ１０６、レジスタ１０６に保存されたゲイン誤差修正値を、デジタル出力信号を調整するタイミングに応じて読み出し、デジタル出力信号と乗算する乗算器１０２と、によって構成する。 （もっと読む）

【課題】ＳＮＲ及びダイナミックレンジを改善できる差分増幅回路を提供し、高精度でかつ高速でＡＤ変換できるＡＤ変換装置を提供する。
【解決手段】差分増幅回路１は、帰還容量を有し、アナログ入力信号を増幅してアナログ出力信号を出力する演算増幅器２０と、演算増幅器２０の入力端子の仮想接地点に接続され、所定の変調制御信号に基づいて、入力される１対のアナログ差動信号のうちの１つの入力信号を交互に選択するように切り替えて出力する変調回路２とを備えて構成される。差分増幅回路１は、所定の入力レベル限定範囲でかつ上記変調制御信号のタイミングで上記仮想接地点の電位から開始するように、上記アナログ入力信号の互いに異なる極性の信号に交互に折り返して増幅する。さらに、ＡＤ変換器３及びデジタル復調回路４を備えてＡＤ変換装置を構成し、もしくはＡＴ変換器７及びデジタル信号処理回路８を備えてＡＤ変換装置を構成する。 （もっと読む）

【課題】 外付けコンデンサの信号入力側で発生したオープン故障を検出できるAD変換装置およびAD変換装置の故障検出方法を提供する。
【解決手段】 AD変換装置１は、第１入力端子２の電圧値を変動させて入力信号をAD変換したときのAD変換器５のAD変換値に基づいて、外付けコンデンサ８の信号入力側に発生したオープン故障を判断する故障判断部６を備える。 （もっと読む）

【課題】ＡＤＣとＤＡＣとを備えた半導体集積回路のテストにおいて、外部のノイズの影響を低減し、テストの精度を向上させること。
【解決手段】半導体集積回路１０は、直列に接続されたＡＤＣ１１とＤＡＣ１３とを備える。ＡＤＣ１１とＤＡＣ１３のうちの一方に対して供給されたリファレンス電圧を他方に対するリファレンス電圧として供給する。例えば、切換回路１５は、ＤＡＣ１３に対するリファレンス電圧を遮断して、ＡＤＣ１１に対して供給されたリファレンス電圧を供給する。 （もっと読む）

【課題】構成要素である演算増幅器の電流最適化を図り、当該Ａ／Ｄ変換器全体としての消費電力の低減が可能なＡ／Ｄ変換器を提供すること。
【解決手段】演算増幅器１は本発明に係るＡ／Ｄ変換器の構成要素である１以上の演算増幅器の中の一つである。比較回路２は演算増幅器１の入力される固定電圧（ＶＣＡＬＮ，ＶＣＡＬＮ）に対する出力電圧（ＶＯＵＴＰ，ＶＯＵＴＮ）と基準電圧ＶＲＥＦとを比較する。制御信号生成回路３は比較回路２の比較結果が、ＶＯＵＴ＞ＶＲＥＦの場合は「電流を小さくする」制御信号を生成し、ＶＯＵＴ＞ＶＲＥＦの場合は「電流を小さくする」制御信号を生成し、ＶＯＵＴ＜ＶＲＥＦの場合は「電流をそのままとする」制御信号を生成する。電流制御回路４は入力する制御信号に従って演算増幅器１の電流を制御する。 （もっと読む）

【課題】Ａ／Ｄ変換器によるアナログ信号からディジタル信号への変換の正常または異常の判別が可能となるＡ／Ｄ変換装置を得ること。
【解決手段】アナログ信号をディジタル信号に変換するＡ／Ｄ変換器１と、Ａ／Ｄ変換器１がＡ／Ｄ変換する際の基準電圧を出力する基準電圧発生回路（内部基準電圧発生回路２又は外部基準電圧発生回路４）と、前記基準電圧発生回路からの基準電圧の正常又は異常を判定するための基準電圧比較用信号と、前記基準電圧発生回路の基準電圧を比較し、この比較結果が所定値以上のとき前記基準電圧が異常であることを報知する比較器３とを備えたＡ／Ｄ変換装置。 （もっと読む）

【課題】逐次比較型Ａ／Ｄ変換器において、オーバーサンプリングを行う場合の処理にかかる時間、ひいてはＡ／Ｄ変換の変換時間を短縮する。
【解決手段】オーバーサンプリングを行う際に、１回目のＡ／Ｄ変換処理では、Ｎ回のステップでアナログ信号についてＮビットのデジタル値を求める。そして、２回目以降のＡ／Ｄ変換処理では、１回目のＡ／Ｄ変換処理で得たＮビットのデジタル値の上位ｎビットについてはＡ／Ｄ変換処理を行わずにそのまま固定とし、（Ｎ−ｎ）ビット以下の下位ビットから、即ちビットの途中からＡ／Ｄ変換を開始する。 （もっと読む）

【課題】簡単な回路構成で、簡単な演算処理機能を備え、低ノイズの高ゲインアンプと広い測定レンジとの両方の機能を同時に合わせ持ったＡＤ変換装置を提供すること。
【解決手段】入力信号に対してリファレンス信号を正転又は反転して加算して加算入力信号を生成し、加算入力信号を差動入力端子に入力して差動増幅してアナログ出力信号を生成し、該生成されたアナログ出力信号の大きさを判定し、アナログ出力信号の判定結果に基づいてリファレンス信号を正転又は反転させると共に、アナログ出力信号の判定結果に基づいて計数処理を実行してデジタル信号を出力する。 （もっと読む）

【課題】急峻な電源電圧の立ち上がりを実現する電源制御装置と電源制御方法を提供すること。
【解決手段】本発明にかかる電源制御装置は、出力電圧１０４をＡ／Ｄ変換し、デジタル信号１０８を出力するＡ／Ｄ変換器１０７と、Ａ／Ｄ変換器１０７から出力されたデジタル信号１０８と、出力電圧１０４の目標値となる基準電圧値との偏差信号１１１を生成する偏差信号生成部１５０と、偏差信号生成部１５０によって生成された偏差信号１１１に基づいて出力電圧１０４を制御する電源制御部１６０と、電源の立ち上がり期間にＡ／Ｄ変換器１０７から出力されたデジタル信号１０８に基づいて参照電圧の範囲をＡ／Ｄ変換器１０７に設定し、定常期間に偏差信号１１１又は偏差信号１１１に応じた信号１１３に基づいて参照電圧の範囲をＡ／Ｄ変換器１０７に設定する変換範囲決定部１７０とを備えた電源制御装置１００である。 （もっと読む）

【課題】Ａ／Ｄコンバータへの入力電圧の制限範囲を、Ａ／Ｄコンバータのフルスケール電圧に対応して精度良く設定可能なデジタルマイクを提供する。
【解決手段】デジタルマイク１は、マイク素子２から入力信号Ｖ１２を入力し、該入力信号Ｖ１２に応じたアナログ信号Ｖ１４を出力するとともに、該アナログ信号Ｖ１４を所定の電圧範囲に制限するバッファ３と、バッファ３からアナログ信号Ｖ１４を入力してデジタル信号に変換するＡ／Ｄコンバータ４と、バッファ３の所定の電圧範囲を規定する基準電圧Ｖ１３をバッファ３へ提供するとともに、Ａ／Ｄコンバータ４のフルスケール電圧を規定する特定電圧Ｖ１１をＡ／Ｄコンバータ４へ提供する基準電圧生成部５とを備え、基準電圧生成部５が、基準電圧Ｖ１３および特定電圧Ｖ１１を共通の回路（基準電圧発生回路５１）からの出力電圧を基に生成する。 （もっと読む）

【課題】寄生容量が存在していても，高精度のアナログ出力レベルを生成することができるＤＡＣを提供する。
【解決手段】ＤＡＣは，バイナリーの比率で重み付けされた容量値を有するキャパシタ群であって共通端子に並列に接続されたキャパシタ群をそれぞれ有する下位側のキャパシタ群及び上位側のキャパシタ群（Ｃ０〜ＣＬ，ＣＬ＋１〜ＣＭ）と，下位側及び上位側の共通端子（Ｖｘｌ，Ｖｘ）の間に設けられた結合キャパシタ（Ｃｃ）と，下位側及び上位側のキャパシタ群の，下位側及び上位側の共通端子と反対側の端子にデジタル入力信号（φｃｍ，φｃｌ）に応じて導通と非導通が制御されるスイッチ群（ＳＷｇ）とを有し，さらに，下位側共通端子に，容量値が可変調整可能な調整キャパシタ（Ｃａｄｊ）が設けられる。 （もっと読む）

【課題】低分解能のＤ／Ａ変換装置を用いて、精度の高い高分解能のＤ／Ａ変換を行うことができるＤ／Ａ変換装置を提供する。
【解決手段】Ｄ／Ａ変換装置Ａは、電圧生成装置として第１Ｄ／Ａ変換回路１、第２Ｄ／Ａ変換回路２、第３Ｄ／Ａ変換回路３、及びセレクタ４から構成される。セレクタ４に入力されたデジタル信号Ｄは、各Ｄ／Ａ変換回路に振り分けられる。第１Ｄ／Ａ変換回路１、及び第２Ｄ／Ａ変換回路２から出力される電圧は、第３Ｄ／Ａ変換回路３の上下側基準電圧設定端子に入力される。セレクタ４から第３Ｄ／Ａ変換回路３に送られたデジタル信号Ｄ3はＤ／Ａ変換され、出力電圧Ｖoutとして出力される。第３Ｄ／Ａ変換回路３は、通常のＤ／Ａ変換装置より絞られた範囲について、同程度の分解能を有することになるので、通常より精度の高い電圧を出力することができる。 （もっと読む）

【課題】カウンタのビット数を削減することができるA/D変換装置を提供する。
【解決手段】パルス遅延回路1aは、基準電圧Vrefにアナログ入力信号Vinを加算した電圧に応じた遅延時間でパルス信号を遅延および周回させる遅延ユニットを複数段縦続接続してなる。パルス遅延回路1bは、基準電圧Vrefに応じた遅延時間でパルス信号を遅延および周回させる遅延ユニットを複数段縦続接続してなる。アップダウンカウンタ3は、所定の測定時間の間にパルス信号がパルス遅延回路1aを周回する毎にカウントアップ動作を行い、所定の測定時間の間にパルス信号がパルス遅延回路1bを周回する毎にカウントダウン動作を行い、カウントアップ動作の回数とカウントダウン動作の回数との差分に対応した数値データを出力する。 （もっと読む）

【課題】Ｄ／Ａ変換器の消費電流増加を避けながら、イメージでの横筋状のノイズ低減に有効なＤ／Ａ変換技術を提案する。
【解決手段】基準電圧をドライバから出力するレギュレータと、そのレギュレータから出力される基準電圧が供給されて、入力したコードに応じたアナログ電圧を出力するアナログ電圧出力部とを備えた構成とする。そして、レギュレータ内のドライバのサイズを、入力したコードに応じて可変させる制御を行う。このようにしたことで、ドライバのゲート電圧が再調整などによって変化することが抑制され、レギュレータに求められる過渡応答特性を下げることが可能となる。 （もっと読む）

【課題】小さい複雑度の技術回路を有するレシオメトリックデジタル／アナログ変換を可能にするデジタル／アナログ変換器回路レイアウトを提供する。
【解決手段】本発明は、レシオメトリックデジタル／アナログ変換器（ＤＡＣ）を有するデジタル／アナログ変換器回路レイアウトに関する。この回路レイアウトは、入力されるデジタルデータ（ｎＤ）を制御可能な方法で変換器出力電圧（Ｖｏｕｔ）ヘ変換し、１つだけの基準電圧（Ｖｒｅｆ）、基準電流としての１つだけの調節可能電流（Ｉｒｅｆ）、及び１つだけの調節可能インピーダンス値（Ｃｒｅｆ）を有するように構成され、デジタル／アナログ変換器（ＤＡＣ）の制御される発振器（ＶＣＯ）は、調節可能インピーダンス値（Ｃｒｅｆ）と調節可能電流（Ｉｒｅｆ）との間の商によって基準電圧（Ｖｒｅｆ）を増倍し、増倍結果をデジタル／アナログ変換器（ＤＡＣ）のパルス幅変調モジュール（ＰＷＭ）へ印加する回路コンポーネントを有するように構成される。 （もっと読む）

【課題】ＡＤ変換が正しく行われているか否かの判別を可能とする。
【解決手段】ＡＤ変換器（１５）は、入力回路（４０）、演算回路（３０）、バスインタフェース（３０７）を含む。上記入力回路には、上記アナログ信号の入力有無にかかわらず、上記サンプルホールド回路のアナログ信号入力側をプルダウン可能なプルダウン回路（４０２）を設ける。上記演算回路には、定期的に入力されたアナログ基準電圧についての変換結果を、上記サンプルホールド回路を介して入力された上記アナログ信号の変換結果とは別に保持可能な基準電圧変換結果保持用レジスタ（ＡＤＲＤ）を設ける。さらに上記演算回路には、上記バスインタフェースを含む信号伝達系の動作チェックのためのデータを、上記バスインタフェースを介して書き込み及び読み出し可能なチェック用レジスタ（３０６）を設ける。それにより、ＡＤ変換器の外部や内部の正常性の確認を可能とする。 （もっと読む）

【課題】従来の正弦波発生回路は、回路構成にキャパシタンスやインダクタンスが含まれているので、ＡＳＩＣ等のチップを用いて回路を実現する場合に、コストが増大するとともに、他の回路を形成するための面積に制限が生じてしまう。
【解決手段】本発明による正弦波発生回路は、第１及び第２ラダー抵抗網１０，２０の入力端子１０ａ_０〜１０ａ_ｎ−１，２０ａ_０〜２０ａ_ｎ−１に第１及び第２入力スイッチ１１，２１が接続され、出力端子１０ｂ，２０ｂに第１及び第２出力スイッチ１４，２４が接続されている。開閉制御手段５０は、各スイッチ１１，１４，２１，２４の開閉制御を行い、互いに逆の極性を有する正弦波状の第１及び第２入力信号１５，２５をオペアンプ４０に入力する。オペアンプ４０は、第１及び第２入力信号１５，２５を差動増幅して正弦波状に変化する出力信号４１を出力する。 （もっと読む）

【課題】テスト信号ラインを通常動作用のラインとは別に設けることなく、小規模でテスト信号を入力することを可能とする。
【解決手段】各ステージにおいて、入力アナログ信号から一部のビットに対応するディジタル信号を生成し、それに基づきＤＡ変換部７、８によりアナログ基準信号を生成して、入力アナログ信号に対する剰余演算を剰余演算部９により行う。入力アナログ信号に代えテスト信号を入力して、所定のテストを行うように構成される。制御部１４ａは、テストモードでは、剰余演算部に対する入力アナログ信号の供給を遮断するとともに、ディジタル信号に基づくＤＡ変換部の基準電圧の選択を停止し、テスト用のＤＡ変換制御信号に基づく基準電圧の選択を行って、剰余演算部に対して、入力アナログ信号に代わる所定の基準電圧からなるテスト信号、及びアナログ基準信号を供給するように制御する。 （もっと読む）

【課題】Ａ／Ｄ変換器の異常動作、特に電源電圧や参照電圧の異常による異常動作の検出を可能とする。
【解決手段】Ａ／Ｄ変換部に供給される電源電圧または参照電圧のどちらか一方を選択し、選択された電圧と電源電圧とで第１のＡ／Ｄ変換を行って第１のＡ／Ｄ変換結果を生成し、選択された電圧と参照電圧とで第２のＡ／Ｄ変換を行って第２のＡ／Ｄ変換結果を生成する。そして、第１と第２のＡ／Ｄ変換結果を比較することにより、電源電圧の異常を検出する。 （もっと読む）