【課題】アナログ入力回路及びＡ／Ｄ変換器を含むアナログ信号入力装置の故障を、高精度かつ汎用性をもって診断できるようにすることを目的とする。
【解決手段】アナログ信号入力装置１は、マルチプレクサ２、アナログ入力回路３、Ａ／Ｄ変換器４、Ｄ／Ａ変換器５、マイコン６を備えている。そして、故障診断時には、マイコン６からＤ／Ａ変換器５に対してディジタル信号Ｄ２を出力し、Ｄ／Ａ変換器５が、ディジタル信号Ｄ２をＤ／Ａ変換して得たアナログ信号Ａ２を、マルチプレクサ２を介してアナログ入力回路３に入力させる。そして、アナログ入力回路３が出力するアナログ信号Ａｆを、Ａ／Ｄ変換器４でＡ／Ｄ変換して得たディジタル信号Ｄ１をマイコン６に取り込ませる。マイコン６は、ディジタル信号Ｄ１が、ディジタル信号Ｄ２に見合う範囲内の信号であるか否かに基づいて、マルチプレクサ２、アナログ入力回路３、Ａ／Ｄ変換器４、Ｄ／Ａ変換器５を含む回路における故障の有無を診断する。 （もっと読む）

【課題】アナログデジタル変換の分解能を向上させる比較回路及び信号変換装置を提供する。
【解決手段】比較回路２２は、コンパレータ２２ａが、第１の入力端子に接続される第１の電圧源により、第１の入力端子に印加される電圧と、第２の入力端子に入力される入力信号の電圧とを比較する。コンデンサ２２ｂが、第１の入力端子に一方の端子が接続され、第１の電圧源側に他方の端子が接続される。スイッチ２２ｃが、第１の入力端子への基準電圧源２２の接続を選択的に遮断する。スイッチ２２ｄが、コンデンサ２２ｂの他方の端子への第１の電圧源の接続を選択的に遮断する。基準電圧源２２ｆが、コンデンサ２２ｂの他方の端子に接続される。スイッチ２２ｅが、基準電圧源２２ｆによりコンデンサ２２ｂの他方の端子に印加される電圧を選択的に遮断する。 （もっと読む）

【課題】消費電力を増大させることなく、高精度な基準電圧の下で動作するスイッチトキャパシタ型回路を提供する。
【解決手段】（１）第１のスイッチトキャパシタ（スイッチ１１〜１３及び帰還容量Ｃｆ）とサンプリング容量Ｃｓと増幅回路１００とを含むスイッチトキャパシタ型増幅回路１１０ａと、（２）スイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給する基準電圧回路１１０ｂとを備え、基準電圧回路１１０ｂは、基準電圧Ｖｒｅｆを出力するバッファ回路１と、バッファ回路１の出力端子１１１とスイッチトキャパシタ型増幅回路１１０ａに基準電圧Ｖｒｅｆを供給するための基準電圧入力端子１１２との間に接続された第２のスイッチトキャパシタ（スイッチ１０及び容量Ｃｃ）とを有する。 （もっと読む）

【課題】本発明によれば、クロックパルス発生器の周波数が比較的低い場合にも、自身の積分回路のコンデンサの静電容量を、ＩＣに内蔵可能となる程度に小さくすることが可能な二重積分型ＡＤ変換器を実現することができる。
【解決手段】本発明は、測定電圧またはこの測定電圧と逆極性の標準電圧のいずれかを選択し出力するセレクタと、このセレクタの出力を積分する積分回路と、クロックパルスを発生するクロックパルス発生器とを有し、前記積分回路の積分値が予め定められた値となるまでの時間を前記クロックパルスで計測し、計測した時間に基づいてアナログデジタル変換する二重積分型ＡＤ変換器において、前記クロックパルスに基づいてこのクロックパルスよりもパルス幅の小さい微小パルスを生成する微小パルス発生回路と、前記セレクタと前記積分回路との間に設けられ、前記微小パルスを入力し、そのパルス幅に相当する期間においてのみ前記セレクタと前記積分回路とを接続するスイッチと、を備えたことを特徴とする。 （もっと読む）

【課題】ＣＭＯＳ化するスイッチ数、ゲート幅増加を抑制し、面積増加を抑制可能とする、デジタルアナログ変換器、データドライバ、表示装置を提供。
【解決手段】参照電圧集合体８０は第１、第２の参照電圧群８１、８２を含み、デコーダ１００は、ｍビットのデジタル信号の上位側（ｍ−ｎ）ビットの信号を共通に入力する第１乃至第２のサブデコーダ部１０、２０と、前記ｍビットのデジタル信号の下位側ｎビットの信号を共通に入力する第３乃至第４のサブデコーダ部３０、４０と、を備え、前記第１及び第３のサブデコーダ部１０、３０は第１導電型のトランジスタよりなり、前記第２及び第４のサブデコーダ部２０、４０は第２導電型のトランジスタよりなり、増幅回路５０は入力に受けた電圧を、予め定められた重み付けで平均し、前記重み付け平均した電圧、前記ｍビットのデジタル信号に対応したアナログ信号として出力端子５１から出力する。 （もっと読む）

【課題】ＡＤ変換器を備えた温度検知回路において、温度依存性のあるアナログ電圧のように定常的で変化の遅い信号を前記ＡＤ変換器を用いて検知する場合に、そのＡＤ変換器の分解能を劣化させずに、消費電力の削減や信号処理時間の短縮を図る。
【解決手段】動作開始時に一旦逐次比較型ＡＤ変換器１を動作させて、電圧発生回路ＢＧＲ１からの温度依存性のあるアナログ電圧について前記ＡＤ変換器１でＡＤ変換して、そのデジタル信号の全ビットを確定する。その後、電力制御回路２は、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータの出力変化のみを検出し、前記アナログ電圧の電位を挟む上下隣り合う基準電圧が入力されたコンパレータ以外のコンパレータへの電源供給を遮断する。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）

【課題】さまざまな入力形式の信号に柔軟に適応可能な汎用性の高い入力セレクタを提供する。
【解決手段】第１抵抗Ｒ１〜第４抵抗Ｒ４は、それぞれの第１端子が対応する入力ポートＰｉ１〜Ｐｉ４に接続される。第１スイッチＳＷ１〜第４スイッチＳＷ４はそれぞれ、対応する抵抗と第１演算増幅器１０の反転入力端子の間に設けられる。第５スイッチＳＷ５、第６スイッチＳＷ６はそれぞれ、対応する抵抗と、第２演算増幅器１２の反転入力端子の間に設けられる。第５抵抗Ｒ５および第７スイッチＳＷ７は第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は第１演算増幅器１０の出力端子と反転入力端子の間に設けられ、第７抵抗Ｒ７は第２演算増幅器１２の出力端子と反転入力端子の間に設けられる。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）

【課題】傾きを段階的に増加したランプ波発生する新しいユニット素子のアプローチを提案する。
【解決手段】ランプ波発生のための方法は、基準電源を提供する段階と、加算増幅器を提供する段階と、前記基準電源と加算増幅器との間に並列に接続されたn個のスイッチトキャパシタ素子を提供する段階と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の数のスイッチトキャパシタ素子を選択的に動作させる段階とを具備しており、前記所定の数は、0からｎの範囲となっている。 （もっと読む）

【課題】ラッチコンパレータを用いた補間型のＡＤ変換回路において、ＡＤ変換回路の高ビット化に伴う較正用回路の回路規模の増大を抑制する。
【解決手段】 ＡＤ変換の各段階に対応する刻み幅で設定された参照電圧と入力アナログ信号電圧とを比較する複数の比較器のうち２つの出力がそれぞれ入力される少なくとも一つの補間比較器と、各補間比較器の一致判定誤差を補正するための補正値を、複数の段階それぞれについて求める補正値取得部と、ＡＤ変換の段階ごとに、各補間比較器にそれぞれの補正値を設定する補正値適用部とを備え、補正値取得部は、ＡＤ変換の段階の一つにおける判定レベルに相当する個別テスト電圧の入力に応じて前記補正対象の補間比較器の出力として得られる前記判定レベルに対応する一致判定誤差と、前記共通テスト電圧を比較器に共通に入力した際に得られる一致判定誤差とに基づいて、前記各段階における判定レベルに対応する補正値を算出する補正値算出部を備える。 （もっと読む）

【課題】本発明は、電源電圧変化や温度変化の影響により、ＤＡ変換手段、積分回路からの出力信号が変動するということはなく、出力特性が安定しているΣΔ型ＡＤ変換器およびそれを用いた角速度センサを提供することを目的とするものである。
【解決手段】本発明は、センサ素子３０と、ドライブ回路１３１と、センス回路７４とを備えた角速度センサにおいて、ドライブ回路１３１を、入力切替手段１３２、ＤＡ変換手段１３３、積分手段１３４、比較手段１３５、ＤＡ切替手段１３６を有するΣΔ変換器１５１と、デジタルバンドパスフィルタ１３７と、ＡＧＣ回路１３８および駆動回路１３９とにより構成した。 （もっと読む）

【課題】高速な参照クロック発振器やアナログ波形発生器を必要とせずに、回路規模や消費電力、高周波ノイズの増大を抑えることのできる単一スロープ型Ａ／Ｄ変換器を提供する。
【解決手段】回路構成の簡易な定電流源２３を内蔵したＳ／Ｈ回路１２を用いることによりアナログ信号Ｖｉｎの電圧レベルと参照ランプ波Ｒｉｎの電圧レベルとを比較する。また、遅延素子３１−１〜３１−１５を内蔵した遅延回路・デコーダ１６とを用いることにより、時間が経過するのにつれて異なるステップ信号Ｄ₀〜Ｄ₁₅の合成値Ｄ［１５：０］を基にして、ディジタル出力信号Ｄｏｕｔを求める。このため、高速な参照クロック発生器やアナログ波形発生器を用いることなく、単一スロープ型Ａ／Ｄ変換処理を行うことができる。 （もっと読む）

【課題】低電圧動作時に適切に動作可能な逐次比較型ＡＤ変換器を提供する。
【解決手段】逐次比較型ＡＤ変換器は、入力電圧と第１の電圧との差に応じた電荷を蓄えた複数の容量素子の接続を切り換え、指定の割合の容量を第２の電圧と中間ノードとの間に接続し、残りの容量を前記中間ノードと第３の電圧との間に接続する容量ＤＡ変換器を含み、第１の電圧は第２の電圧よりも第３の電圧に近く、制御ユニットは、第２の電圧から第３の電圧までの範囲を１：３に分割した点の比較対象電圧よりも入力電圧のほうが前記範囲の中心に近い場合には、容量ＤＡ変換器に対して指定の割合を０．５に設定して最上位ビットを判定してからデジタル値の他のビットを判定し、比較対象電圧よりも入力電圧のほうが前記範囲の中心から遠い場合には、容量ＤＡ変換器に対して指定の割合を０．５に設定した最上位ビットの判定をスキップしてデジタル値のビットを判定する。 （もっと読む）

【課題】熱雑音および演算増幅器に要求されるオープンループゲインを大きくさせることなく、入力レンジおよびディジタル出力信号のビット数を大きくすることのできるパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】サンプルホールド用のコンデンサの個数ＭをＮ分割し、さらに基準電圧をＮ倍することで、基準電圧を加減算するために用いることが出来るコンデンサの数を増加させて入力レンジを広げ、ディジタル出力信号のビット数を大きくする。この場合、全てのコンデンサでアナログ信号をサンプルするため、コンデンサを分割する前後で熱雑音を劣化させない。さらに、アナログ信号を増幅するための帰還素子として用いるコンデンサと、残りのコンデンサとの比はコンデンサを分割する前後で変わらないため、演算増幅器１２８に要求されるオープンループゲインを増加させない。 （もっと読む）

【課題】Ｄ／Ａ変換機能を有するものであって、回路構成の変更を伴うことなくＡ／Ｄ変換およびＤ／Ａ変換の分解能を変更可能なＡ／Ｄ変換器を提供する。
【解決手段】巡回型Ａ／Ｄ変換器１は、外部から与えられるADC/DAC機能切替信号に応じて制御回路１０がスイッチＳ１〜Ｓ１１の切り替えを制御することにより、外部より信号入力端子３を介して入力される入力信号電圧ＶinをＡ／Ｄ変換して１２ビットのＡ／Ｄ変換値を出力するＡ／Ｄ変換動作と、外部より与えられるデジタル値をＤ／Ａ変換して得られるアナログ電圧Ｖoutを信号出力端子９を介して出力するＤ／Ａ変換動作とを選択的に実行可能に構成される。 （もっと読む）

【課題】ＡＤ変換誤差を確実に補正し、アナログ信号をより高精度でデジタルデータに変換可能なＡＤ変換回路、および、誤差補正方法を提供する。
【解決手段】入力電圧Vinをデジタルデータに変換し、このデジタルデータの誤差を補正するマイコン１０において、電圧変動を含まない標準電源が供給された場合にＡＤ変換器１５が基準電圧VrefをＡＤ変換することで得られる第１の変換値と、通常動作用の電源Vccが供給された状態でＡＤ変換器１５が基準電圧VrefをＡＤ変換して得られる第２の変換値とをもとに、電源Vccが有する電圧変動ΔVccを算出し、算出した電圧変動ΔVccに基づいて、ＡＤ変換器１５がアナログ信号をＡＤ変換した変換値を補正する。 （もっと読む）

【課題】装置構成に要する費用が嵩んだり、装置が大型化することを防止し、変換周期を短縮する。
【解決手段】Ａ／Ｄ変換装置１０の記憶部１２は、アナログ信号が入力される複数のチャンネルＣＨ１，…，ＣＨｎ毎に対応付けられた複数の基準電圧Ｖｒｅｆを予め記憶する。電圧選択部１３は、記憶部１２に記憶された複数の基準電圧Ｖｒｅｆの何れか１つを選択して基準電圧出力部１４から出力させ、全チャンネルＣＨ１，…，ＣＨｎのＡ／Ｄ変換が完了する毎に基準電圧Ｖｒｅｆの選択を変更して、全て基準電圧Ｖｒｅｆを順次出力させる。Ａ／Ｄ変換器１５は、全ての基準電圧Ｖｒｅｆと全チャンネルＣＨ１，…，ＣＨｎとの組み合わせ毎のデジタル信号のうち、予め記憶部１２に記憶された基準電圧Ｖｒｅｆと各チャンネルとの対応付けに等しい組み合わせのデジタル信号を出力する。 （もっと読む）

【課題】コンパレータのオフセット補正装置において、ノイズの影響などに起因して、入力しようとしている電圧と実際入力されている電圧との間に差異がある場合にも、正常に閾値オフセット量を補正する。
【解決手段】コンパレータ２０１のオフセット補正に際しては、開放スイッチ２０５を開き、短絡スイッチ２０４を閉じる。この状態において、制御部２０３はコンパレータ２０１に対して、２つの入力端子に入力される同一値のリファレンス電圧同士を比較する動作を複数回繰り返させる。フィルタ２０２は前記複数回の比較結果を平滑化した頻度信号を出力する。前記制御部２０３は、前記フィルタ２０２からの頻度信号に基づいて、コンパレータ２０１での複数回の比較結果のハイレベルとローレベルとの比率が５０％になるように、閾値制御信号をコンパレータ２０１に出力する。 （もっと読む）