【課題】Ａ／Ｄ変換器の異常動作、特に電源電圧や参照電圧の異常による異常動作の検出を可能とする。
【解決手段】Ａ／Ｄ変換部に供給される電源電圧または参照電圧のどちらか一方を選択し、選択された電圧と電源電圧とで第１のＡ／Ｄ変換を行って第１のＡ／Ｄ変換結果を生成し、選択された電圧と参照電圧とで第２のＡ／Ｄ変換を行って第２のＡ／Ｄ変換結果を生成する。そして、第１と第２のＡ／Ｄ変換結果を比較することにより、電源電圧の異常を検出する。 （もっと読む）

【課題】各種センサ、差動増幅器およびＡＤ変換器等を含むセンサモジュールにおいて、センサの後段に設けられる差動増幅器やＡＤ変換器等の信号処理部における出力変動に起因するゆらぎ成分を除去し、より高精度な検知出力信号を得ることができるセンサモジュールおよびセンサモジュールの検知出力信号の補正方法を提供する。
【解決手段】センサ素子から出力される検知信号および電圧レベルが一定の基準電圧を選択的に増幅器に入力し、これらの増幅信号がＡＤ変換器によりＡＤ変換データとして順次出力される。基準電圧に対応するＡＤ変換データの所定数の平均値を算出し、基準電圧に対応するＡＤ変換データの１つから該平均値を減算することに補正値を求める。センサより出力される検知信号に対応するＡＤ変換データの各々から該補正値を減算することにより補正データを得る。 （もっと読む）

【課題】カウンタとラッチ（メモリ）の間でカウント値の入出力および演算が可能で、複雑な処理が可能なＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】光電変換を行う複数の画素が行列状に配列された画素部１１０から行単位でデータの読み出しを行う画素信号読み出し回路（ＡＤＣ群）１５０と、を有し、ＡＤＣ群１５０は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器１５１と、比較器の出力により動作が制御され、対応する比較器の比較時間をカウントする複数のカウンタ１５２と、第１のＮビットメモリ２３１および第２のＮビットメモリ２３２を含むラッチ２３０と、を有し、各カウンタ１５２は、シリアル入出力機能を持つＮビットカウンタ２２０（１５２）として構成され、その出力がインバータ２４０あるいは演算器２７０を介して入力に接続されている。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換回路は、分解能が増加するにつれ参照信号のステップ数を増大させる必要があるため、変換速度が遅くなってしまう。
【解決手段】コンパレータＣＰは、デジタル信号に変換すべきアナログ信号に対応する電圧を受ける第１入力端子と、電圧レベルが順次上昇または下降する第１参照電圧を受ける第２入力端子を有し、第１入力端子の電圧と第２入力端子の電圧とを比較する。容量Ｃは、出力側端子がコンパレータＣＰの第１入力端子に直列に接続され、入力側端子がアナログ信号Ｖｉｎを受ける。容量Ｃによりサンプリングされたアナログ信号Ｖｉｎに対応する電圧が第１入力端子に現れたのち、容量Ｃの入力側端子に、電圧レベルが順次上昇または下降する第２参照電圧が入力される。 （もっと読む）

【課題】 アナログデジタル変換器を用いてデジタルデータをアナログ信号に変換し、半導体リレーを用いて経路の切替を行う任意波形発生装置では、半導体リレーのオン抵抗のばらつきおよび温度変動によって出力電圧が変化するために、正確な波形を発生することができなかったという課題を解決する。
【解決手段】 差動増幅器の非反転入力端子に定電圧を与え、出力端子と反転入力端子との間にデジタルアナログ変換器の出力信号が伝搬する経路に配置されている半導体リレーと同じ特性で同じ数の半導体リレーと抵抗の直列回路を挿入し、反転入力端子と共通電位点との間に抵抗を配置した基準電圧源を用いて、デジタルアナログ変換器にフルスケールを決める基準電圧を与えるようにした。半導体リレーのオン抵抗が変化するとそれをキャンセルするように基準電圧が変化するので、出力電圧は変化しない。そのため、正確な波形を出力できる。 （もっと読む）

【課題】回路規模を小型化し、低消費電力化しつつ、ヒス機能を実現できる入力レベル判定回路を提供すること。
【解決手段】制御回路１０がＳＥＬ（３：０）信号及びＩＮＩＴ信号（ＨＩ）を出力している場合、信号選択回路５０はレジスタ６０から指定された入力端子の前回値ＤＴを基準電圧発生回路４０に出力し、基準電圧発生回路４０は前回値ＤＴに応じて基準値を決定し、制御回路１０が前回値ＤＴに応じてコンパレータ７０の基準値が決定された後にＳＥＬ（３：０）信号及びＩＮＩＴ信号（ＨＩ）を出力している場合、アナログマルチプレクサ２０は指定された入力端子からの入力信号の出力を開始し、信号選択回路５０は指定された入力端子のコンパレータ７０の出力信号ＣＰＯＵＴを基準電圧発生回路４０に出力し、基準電圧発生回路４０は出力信号ＣＰＯＵＴに応じてコンパレータ７０の基準値を決定する。 （もっと読む）

【課題】単一勾配のアナログ・ディジタル変換器（ＡＤＣ）を動作させるための方法が提供される。
【解決手段】該方法は、少なくとも１つの電圧ランプ・セグメントを提供するためにランプ発生器を提供する段階と、デルタ・シグマ変調された電圧ランプを発生するよう電圧ランプ発生器にデルタ・シグマ変調を適用する段階と、電圧ランプ発生器と同期してディジタル・カウンタを動作させる段階と、デルタ・シグマ変調された電圧ランプを入力電圧と比較する段階と、比較器の出力に応答してディジタル・カウンタからのカウントをラッチする段階と、を含む。 （もっと読む）

【課題】電子部品の温度依存性に起因して、組電池を構成する電池セルＢ１〜Ｂ４の電圧を時間ＡＤ変換器（ＴＡＤ２８）によって高精度に検出することが困難なこと。
【解決手段】ＴＡＤ２８の入力電圧信号Ｖｉｎとして、基準電圧ユニット３２内の規定電圧を印加する際のＴＡＤ２８の出力値に基づき、ＴＡＤ２８近傍の温度を検出する。ＴＡＤ２８に、基準電圧ユニット３２の複数個の基準電圧のそれぞれを印加した際のＴＡＤ２８の出力値に基づき、ＴＡＤ２８の出力特性の近似曲線を作成する。電池セルＢｊの電圧を抵抗体２０，２２によって分圧したものをＴＡＤ２８に印加した際のＴＡＤ２８の出力値と近似曲線とに基づき、分圧値を算出する。この分圧値と抵抗体２０，２２の抵抗値とに基づき電池セルＢｊの電圧を算出する際、抵抗体２０，２２の抵抗値の温度変動量を加味する。 （もっと読む）

【課題】高精度な抵抗分割を小規模な回路面積で実現できるラダー抵抗回路、基準電圧生成回路、ドライバ、電気光学装置及び電子機器を提供すること。
【解決手段】ラダー抵抗回路は、複数の抵抗ユニットＲＡ１〜ＲＡｍｎ（ｍ、ｎは２以上の整数）と複数の選択ユニットＳＬＡ１〜ＳＬＡｍｎを含む。直列に接続された抵抗ユニットＲＡ１〜ＲＡｎは方向Ｄ１に沿って配置され、方向Ｄ１の反対方向を方向Ｄ３とする場合に、直列に接続された抵抗ユニットＲＡｎ＋１〜ＲＡ２ｎは方向Ｄ３に沿って配置される。方向Ｄ１に直交する方向を方向Ｄ２とする場合に、抵抗ユニットＲＡｎ＋１は抵抗ユニットＲＡｎの方向Ｄ２に配置される。選択ユニットＳＬＡｉは、抵抗ユニットＲＡｉの方向Ｄ２に配置され、抵抗ユニットＲＡｉに対応するタップに接続される。 （もっと読む）

【課題】半導体装置の回路構成を簡単にして回路規模を小さくし、低価格化を図る。
【解決手段】レギュレータ４４で生成された安定電圧ＶＲＥＧ０を外部へ出力するための出力端子３５をＬＳＩ３０に設け、この出力端子３５をユーザが必要に応じてアナログ入力端子３４−３に接続する構成にしている。これにより、通常のＡ／Ｄ変換経路と同一の経路で、安定電圧ＶＲＥＧＯをＡ／Ｄ変換部４３にてＡ／Ｄ変換し、常に一定電圧のＡ／Ｄ変換値ＡＯＵＴ１を容易に得ることができ、アナログ入力端子３４−０〜３４−２から入力されるアナログ信号ＡＩＮ０〜ＡＩＮ２の電圧の絶対値が、補正式を用いてＣＰＵ４５にて容易に算出可能となる。更に、安定電圧ＶＲＥＧＯを通常のＡ／Ｄ変換経路と同一の経路でＡ／Ｄ変換しているので、Ａ／Ｄ変換回路４０の回路規模を小さくでき、しかも、Ａ／Ｄ変換回路周辺の配線も簡略化できる。 （もっと読む）

本発明は、１からＮまで変化するそれらの順位ｊの順番に並列に置かれたＮ個の同一な基本回路（ＣＥ_１，ＣＥ_{２，．．．}ＣＥ_Ｎ）の連続を備え、Ｎは少なくとも５０に等しく、２つの導体（ＣＡ及びＣＢ）により供給される、２つの基準電位Ｖｒｅｆ及びＶ０を全てが受ける必要がある集積回路に関する。第２導体の上流側入力は、並列に置かれた回路の連続の順位１の側に地理的に位置し、第１導体の上流側入力は、並列に置かれた回路の連続の順位Ｎの側に地理的に位置する。これは回路の連続に全て沿った基本回路に印加される電位差における、導体の非ゼロ抵抗から由来する誤差を減らす。
高い分解能（１０ビット以上）を有するアナログ−デジタル（ＡＤ）変換器、又はデジタル−アナログ（ＤＡ）変換器への適用 （もっと読む）

アナログ−デジタル変換器（ＡＤＣ）デバイス（１００）は、アナログ信号（Ｖｉｎ）を受信するための入力端子と、アナログ部品と、制御論理部（１０８）とを含んでいる。アナログ部品は、入力および出力を有する増幅器と、増幅器の入力および出力に結合したキャパシタネットワークとを含んでいる。キャパシタネットワークは、複数のキャパシタを備えている。制御論理部は、第１のモードでは、キャパシタネットワークと増幅器とを増幅構成に構成して、アナログ信号を所定の利得だけ増幅し、増幅されたアナログ信号を生成するように構成されている。制御論理部は、第２のモードでは、キャパシタネットワークと増幅器とを構成し、増幅されたアナログ信号を用いて一つ又は複数の残留電圧からなる一連の残留電圧を生成するように更に構成されている。
（もっと読む）

【課題】ホールド動作時におけるオペアンプの同相入力電圧を所定値に保つとともに入力電圧範囲を拡大する。
【解決手段】サンプリング動作時にＶａ〜Ｖｆのうち少なくとも１つを入力電圧Ｖinとし、ホールド動作時にＶｇ〜Ｖｊのうち少なくとも１つを入力電圧Ｖin＋ΔＶとするとともに少なくとも一対の反転側キャパシタと非反転側キャパシタをフィードバックキャパシタとする。サンプリング動作時にＶinを印加する反転側キャパシタの総容量値をαＣ、非反転側キャパシタの総容量値をβＣとし、ホールド動作時に入力電圧Ｖin＋ΔＶを印加する反転側キャパシタの総容量値をγＣ、非反転側キャパシタの総容量値をηＣとすると、α＋β＝γ＋η［第１条件］、γ＝η［第２条件］、α≠β［第３条件］、フィードバックキャパシタの容量値＝（α−β−γ＋η）Ｃ×（Ｎ／２）［第４条件］とする。 （もっと読む）

【課題】より高い精度をもって出力信号を出力することのできるコンパレータ装置を提供する。
【解決手段】更新回路部４０は、最初の比較実行期間の終了時まで判定信号Ｖｐの電圧レベルとして基準信号Ｖｒｅｆの電圧レベルを設定する。また、更新回路部４０は、出力信号Ｖｏｕｔの電圧レベルの立ち上がりの変化時における積分信号Ｖｐの電圧レベルが、基準信号Ｖｒｅｆの電圧レベルを上回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその上回った分だけ低く補正された電圧レベルを採用する一方、基準信号Ｖｒｅｆの電圧レベルを下回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその下回った分だけ高く補正された電圧レベルを採用する。 （もっと読む）

【課題】出力補正をすることにより、Ａ／Ｄ変換の出力補正精度を向上させた出力補正手段を設けた制御回路を提供する。
【解決手段】Ａ／Ｄ変換手段から出力される出力データを補正する出力補正手段を設けた制御回路１０において、外部出力１からＡ／Ｄ変換手段１２にデータを入力し、このデータをＡ／Ｄ変換し、このＡ／Ｄ変換された外部Ａ／Ｄ変換値と第二の記憶手段１４に記憶したゲイン補正値とを演算手段１５で乗算し、それを前記第二の記憶手段で記憶したオフセット補正値で加算してＡ／Ｄ補正値を演算し、前記外部に出力するよう構成してあることを特徴とする出力補正手段を設けた制御回路。 （もっと読む）

【課題】デジタル値からアナログ入力電圧を算出する際の算出精度をより向上させることができるＡ／Ｄ変換制御装置および画像形成装置を提供する。
【解決手段】基準電圧生成部４０８は、複数のアナログ基準電圧を生成し、Ａ／Ｄ変換部４０５は、生成された複数のアナログ基準電圧および外部機器から入力されるアナログ入力電圧をデジタル基準値に変換し、ＣＰＵ４０２は、複数のアナログ基準電圧および当該複数のアナログ基準電圧が変換された複数のデジタル基準値に基づいて、当該複数のデジタル基準値の間のデジタル値に変換されるアナログ入力電圧を補完する演算式を生成し、生成した演算式を用いて、変換されたデジタル値に対するアナログ入力電圧を算出する。 （もっと読む）

【課題】高精度且つ小面積で動作可能な多入力演算増幅回路、それを用いたＤ／Ａ変換器、及びそれを用いた表示装置の駆動回路を提供する。
【解決手段】多入力演算増幅回路は、２種類のバイアス電圧ＰＢＳ１，ＰＢＳ２を印加することにより、第１の差動増幅回路４０−１及び第２の差動増幅回路４０−２の定電流源に対して、２倍の定電流ｉ×２を流す第３の差動増幅回路４０−３の定電流源を、同数且つ同サイズのＰＭＯＳ４１を用いて構成している。そのため、従来の回路と同等な動作を３個の定電流源用ＰＭＯＳ４１で実現でき、チップ面積の増加を抑制できる。 （もっと読む）

【課題】量子化器に用いられる比較器の数を削減することにより、レイアウト面積の低減、および低消費化電力を実現する。
【解決手段】Ａ／Ｄ変換器に設けられた量子化器１０は、比較器１３〜１６において入力信号と予め設定された基準電圧との比較を行う。制御回路１７は、比較器１３〜１６の出力の”０”と”１”の温度符号の境界を”１”で出力する。たとえば、制御回路１７の論理積回路Ｄ４から”１”が出力されると、スイッチＳＷ４，ＳＷ９，ＳＷ１４，ＳＷ１９がそれぞれＯＮとなり、これにより、ノードｎ４，ｎ５，ｎ６，ｎ７の分圧電圧が基準電圧として比較器１３〜１６にそれぞれ出力される。このように、入力信号の入力レベルに見合った温度計符号の境界付近の最適な基準電圧のみが比較器１３〜１６に供給されることになり、少数の比較器１３〜１６であっても、高精度な量子化が可能となる。 （もっと読む）

【課題】高分解能のＤＡ変換器を備える被試験デバイスを、そのＤＡ変換器以下の分解能を有するＡＤ変換器を用いて試験する。
【解決手段】デジタル入力信号に応じたアナログ出力信号を出力する被試験デバイスを試験する試験装置であって、試験用のデジタル入力信号を被試験デバイスに供給する試験信号供給部と、試験用のデジタル入力信号に応じたアナログ基準信号を出力する基準信号出力部と、試験用のデジタル入力信号に応じて被試験デバイスが出力するアナログ出力信号と、アナログ基準信号との差を示すアナログ差分信号を出力する差分器と、アナログ差分信号に基づいて、被試験デバイスが出力したアナログ出力信号の良否を判定する判定部とを備える。 （もっと読む）

【課題】カラムＡＤ変換方式の固体撮像装置において、高速ＤＡＣを用いずに、ビット数増加に簡単に対応し、消費電力面も有利に展開する。
【解決手段】比較器３２により画素アレイ部１０の選択行列毎の各画素における画素信号電圧Ｖｘを時間変化する参照電圧Ｖｒと比較し、アップダウンカウンタ３３は比較器出力反転時のカウント値をＡＤ変換結果とする。参照電圧を生成して各比較器に供給する参照電圧供給回路６０は、直流電源６１と容量素子６２とからなり容量素子に対する充電速度が可変に構成されている。列走査回路４０がＡＤ変換器３１を列走査してＡＤ変換結果を順次出力するが、その出力レベルを検出する画素信号検出部７０と、検出した明るさ情報Ｓａに基づいて容量素子６２に対する充電速度を制御する参照電圧制御部８０を備える。 （もっと読む）