【課題】多チャンネルアナログ入出力回路に用いられるマルチプレクサの故障とＡ／Ｄ変換器の故障を同時に検出でき、故障の原因も切り分け可能とする。
【解決手段】アナログ信号変換部を構成する複数チャンネルを有するマルチプレクサと、該マルチプレクサの出力をデジタル信号に変換するＡ／Ｄ変換器に対して、マルチプレクサの各チャンネル毎に異なったテスト電圧値を、診断電圧入力部から入力する。そして、各チャンネル毎に出力されるデジタル電圧値を入力されたテスト電圧値と比較し、その比較結果から、マルチプレクサの故障か、あるいはＡ／Ｄ変換器の故障かを判別する。 （もっと読む）

【課題】
積分回路や発振回路に、時間差なく各信号が入力され、さらには、積分回路や発振回路の補正や校正の自由度を高くする。
【解決手段】
複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する積分回路１１１，１１２と、各積分信号をそれぞれ入力し、積分信号の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する比較回路１２１，１２２と、積分回路のうち少なくとも２つの積分回路の制御端子に接続され、それぞれセットされた時間だけ、他の少なくとも１つの積分回路の積分動作の開始タイミングと異なるタイミングで積分動作を開始させる遅延回路１３１，１３２と、比較信号を入力し、これらの入力信号の入力タイミングを比較し、これらの入力タイミングに応じた比較結果信号を出力する信号処理回路１４とを備える。 （もっと読む）

【課題】回路面積を低減する。
【解決手段】第１レベルシフト回路２８Ｈは、複数のスイッチＳＷのうち、その出力端子側の電位が中間基準電圧ＶＲＭから上側基準電圧ＶＲＨの範囲であるスイッチに対して設けられる。第１レベルシフト回路２８Ｈは、各スイッチＳＷに対する制御信号のハイレベルとローレベルを、上側基準電圧ＶＲＨと中間基準電圧ＶＲＭにレベルシフトする。第２レベルシフト回路２８Ｌは、複数のスイッチのうち、その出力端子側の電圧が下側基準電圧ＶＲＬから中間基準電圧ＶＲＭの範囲であるスイッチに対して設けられ、各スイッチに対する制御信号のハイレベルとローレベルを、中間基準電圧ＶＲＭと下側基準電圧ＶＲＬにレベルシフトする。 （もっと読む）

【課題】アナログディジタル変換の際カラーの特性を考慮する。
【解決手段】Ｎ×Ｍ画素アレイを具備するＣＭＯＳイメージセンサ用Ａ／Ｄ変換装置において、Ｒ、Ｇ、Ｂカラーフィルターが被せられた単位画素からのアナログ出力に基づいて互いに異なる初期電圧レベルからクロックによって互いに異なる減少率で線形的に減少するアナログ比較基準電圧を生成するＲ、Ｇ、ＢのＤ／Ａ変換手段と、画素アレイのカラム別に制御信号に応答してＤ／Ａ変換手段から出力されるアナログ比較基準電圧を選択的に出力するＮ個の選択手段と、そのアナログ比較基準電圧と画素アレイのカラム別に出力されるアナログイメージ信号を比較するＮ個の比較手段とを備えて、カラーフィルターから出力される特定カラーのアナログイメージデータ特性に応じて画素アレイのロー単位にて各単位画素で感知してＡ／Ｄ信号に変換する。 （もっと読む）

【課題】被測定電圧源の出力インピーダンスが不明な場合であっても、基板ノイズ等による測定誤差をキャンセルして精度のよい測定結果を得ることのできるＡＤ変換装置及びＡＤ変換方法を提供する。
【解決手段】基準電圧入力と被測定電圧入力との電位差をディジタル信号に変換して出力するＡＤ変換部と、被測定電圧源と被測定電圧入力との間に接続された第１のスイッチと、一端が被測定電圧入力及び第１のスイッチの一端に、他端が基準電源に接続された第１のサンプリング容量と、基準電圧源と基準電圧入力との間に接続された第２のスイッチと、一端が基準電圧入力及び第２のスイッチの一端に他端が基準電源に接続された第２のサンプリング容量と、基準電圧源と第２のスイッチの他端との間に接続され、基準電圧源と第２のスイッチの他端との間のインピーダンスを段階的に変えることのできるインピーダンス調整回路を備える。 （もっと読む）

【課題】積分器の出力電圧の変動に起因する素子破壊や貫通電流の発生を防止することが可能なアナログデジタル変換回路を提供することである。
【解決手段】本発明にかかるアナログデジタル変換回路は、入力極性切替部１と、入力信号を積分する積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。制御回路４は、積分器２の出力電圧が第１の基準電圧（Ｈｉｇｈ−１）に到達した場合、高電圧側のコンパレータ６の基準電圧を第２の基準電圧（Ｈｉｇｈ−２）に再設定する。また、積分器２の出力電圧が第３の基準電圧（Ｌｏｗ−１）に到達した場合、低電圧側のコンパレータ７の基準電圧を第４の基準電圧（Ｌｏｗ−２）に再設定する。 （もっと読む）

【課題】ラッチアップ耐量試験でのラダー抵抗値の変化およびラダー抵抗の断線を防ぐことで、ラッチアップ耐量試験の耐量値が高い参照電圧発生回路を提供する。
【解決手段】本発明に係る参照電圧発生回路１は、参照電圧を生成するためのラダー抵抗Ｒ_０〜Ｒ_７を備えている。上記ラダー抵抗には、外部電源に接続されて上記ラダー抵抗に電圧を印加するＶ０端子、Ｖ５端子、およびＶ７端子（第１基準電圧端子）と、外部電源に接続されないＶ６端子（第２基準電圧端子）が接続されている。試験時にＶ６端子に向かって電流が流れるラダー抵抗Ｒ_６，Ｒ_７に並列に、当該ラダー抵抗Ｒ_６，Ｒ_７に上記試験時に流れる電流を当該ラダー抵抗Ｒ_６，Ｒ_７に代わって自身に流すことができるバイパス素子としてのダイオードＤ１，Ｄ２が接続されている。 （もっと読む）

【課題】アナログデジタル変換器の回路面積の増大を抑制する。
【解決手段】入力信号処理部１は、入力信号Ｖｉｎの電圧を信号電圧の初期値とし、ｎ回目（ｎ：正の整数）に出力した信号電圧から、比較器３の比較結果に基づいて１／２ⁿの入力レンジＶ_Rを減算し、ｎ＋１回目の信号電圧を出力する。参照電圧出力部２は、入力信号処理部１から出力される信号電圧と比較される入力レンジＶ_Rを繰り返し半分にした参照電圧を出力する。比較器３は、入力信号処理部１から出力される信号電圧と、参照電圧出力部２から出力される参照電圧とを比較する。 （もっと読む）

【課題】情報信号と基準信号との差分に応じて得られるデジタル値の精度の、情報信号のレベルに応じたばらつきを低減する。
【解決手段】ＡＤ変換器は、光信号Ｖｓとダーク信号Ｖｄとの差分に応じたデジタル値を得る。ＡＤ変換器は、コンパレータＣＯＭと、第１の容量Ｃ１と、第２の容量Ｃ２とを有する。第１の容量Ｃ１は、光信号Ｖｓをサンプリングして光信号Ｖｓとランプ信号Ｖｒａｍｐとが重畳した重畳信号を得て前記重畳信号をコンパレータＣＯＭ２の＋入力端子に供給する。第２の容量Ｃ２は、ダーク信号Ｖｄをサンプリングしてダーク信号ＶｄをコンパレータＣＯＭの−入力端子に供給する。 （もっと読む）

【課題】ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得る。
【解決手段】ＡＤ変換器は、コンパレータＣＯＭと、コンパレータＣＯＭの＋入力端子に接続されたサンプリングスイッチＳＷ１とを備える。サンプリングスイッチＳＷ１は、ゲート６０と一方のソース／ドレイン６２との間の容量ＣＰが他方のソース／ドレイン６１よりも小さいＭＯＳトランジスタからなる。サンプリングスイッチＳＷ１の一方のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続される。 （もっと読む）

【課題】温度特性の補正を簡単な回路構成で行うことのできるＡ／Ｄ変換装置を提供する。
【解決手段】基準となるアナログの電圧を発生する基準電圧発生部１２と、２つのＶ／Ｆ変換部１３Ａ、１３Ｂと、２つの計数部１４Ａ、１４Ｂと、を備える。Ｖ／Ｆ変換部１３Ａ、計数部１４Ａは、アナログ入力端子１１のＡ／Ｄ変換に、基準電圧発生部１２、Ｖ／Ｆ変換部１３Ｂ、計数部１４Ｂは、Ａ／Ｄ変換の結果の補正に用いられる。計数部１４Ｂのカウント値が所定のカウント値に一致した時点での計数部１４Ａのカウント値を、Ａ／Ｄ変換後のディジタル値として出力端子１５に出力する。 （もっと読む）

【課題】本発明の一実施例では、コンパレータの製造ばらつきによるレベル判定誤差を補正するレベル判定装置の判定方法を提供することを目的とする。
【解決手段】上記課題を解決するため、レベル判定方法は、サンプルホールド回路の出力電圧を基準電圧に向かってあらかじめ決められた変化率で第一時間変化させる出力ステップと、該第一時間を変化させながら、該第一時間経過後の該出力電圧と該基準電圧との比較結果に応じた論理レベルを有する判定信号をコンパレータに出力させ該判定信号の該論理レベルを検出する判定ステップと、該論理レベルが変化した場合に該第一時間を固定する調整ステップと、該サンプルホールド回路に入力信号の電圧をサンプルさせ、該入力信号の電圧と該第一時間経過後の該出力電圧に応じたアナログ信号電圧を出力させ、該コンパレータに該基準電圧と該アナログ信号電圧とを比較させる比較ステップとを有する。 （もっと読む）

【課題】バースト信号非受信期間におけるA/D変換器のレファレンスレベルの変動を小さくできる自動オフセット校正回路を有する受信機を提供することにある。
【解決手段】単一電源で動作する受信機において、受信信号を処理してアナログ信号を出力するアナログ回路と、アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、デジタル信号を復調する復調回路と、A/D変換されたデジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、バースト信号の受信期間はオフセット校正を行い、バースト信号の非受信期間はオフセット校正を停止する受信機。 （もっと読む）

【課題】
本発明は、アナログ電圧を基準電圧と比較する比較器を有し、その比較器を構成するＭＯＳトランジスタの耐圧をアナログ入力信号の信号振幅の最大電圧より低くすることが可能な逐次変換型アナログデジタル変換器を提供することを目的とする。
【解決手段】
上記の課題を解決するため、共通ノードに第１端子により接続し、２の巾乗の重み付けがされた複数の第１キャパシタからなるキャパシタアレイと、共通ノードの電圧減衰に寄与する第２キャパシタと、それぞれの第１キャパシタに、第１基準電圧、第２基準電圧、又は、入力信号の電圧の内の一つの供給又は切断を行う、複数の第１スイッチからなるスイッチアレイと、共通ノードに第３基準電圧を供給又は切断を行う第２スイッチと、共通ノードの電圧を、第３基準電圧と比較する比較器と、第１スイッチ、第２スイッチを制御する制御回路と、を備えることを特徴とするアナログデジタル回路が提供される。
（もっと読む）

【課題】 基準電圧の精度に拘わらずアナログ出力電圧を正確に生成できるＤ／Ａ変換器を提供する。
【解決手段】 基準電圧生成回路５１は、基準電圧Ｖｒｅｆを生成する。Ｄ／Ａ変換回路５２は、ディジタル入力値Ｄｉｎを基準電圧Ｖｒｅｆに応じてアナログ出力電圧Ｖｏｕｔに変換する。実測値記憶回路５３は、基準電圧Ｖｒｅｆの実測値を予め記憶し、記憶している実測値を出力する。Ｄ／Ａ変換器５０の使用者はＤ／Ａ変換時における基準電圧Ｖｒｅｆの電圧値に相当する基準電圧Ｖｒｅｆの実測値を取得できるため、実測値記憶回路５３からの基準電圧Ｖｒｅｆの実測値を基数としたディジタル値をＤ／Ａ変換回路５２のディジタル入力値Ｄｉｎとして供給することで、基準電圧Ｖｒｅｆの精度に拘わらずアナログ出力電圧Ｖｏｕｔを正確に生成できる。 （もっと読む）

【解決手段】漸次接近法アナログ−デジタル変換器（ＡＤＣ）は、２値で重み付けられたキャパシタアレイ、量子書器、及び制御ブロックを含む。各々のキャパシタの一端は量子化器の入力に接続され、各々のキャパシタの他端はドライバを介して制御ブロックによって制御される。電圧は、サンプリングされ、量子化され、ＡＤＣの出力の最上位ビットとして、保持される。量子化の前記結果に基づき、制御ブロックは、最上位ビットに対応するキャパシタの一端の前記ドライバを切り替える。共通ノードの電圧は、ＡＤＣの出力の第２ビットを取得するため再度サンプリングされる。動作は、ＡＤＣの出力の更なるビットを取得し格納する必要があると、繰り返される。同様の構成やプロセスが、差動ＡＤＣよして記述される。その動作は、非同期であり、準不安定状態が生じた時のみ、そのような状態のための付加時間を割り当てる。 （もっと読む）

【課題】高速かつ高精度でアナログ／デジタル変換を行なうことのできる逐次近似型アナログ／デジタル変換回路を実現する。
【解決手段】アナログ入力信号（Ｖｉｎ）と比較基準アナログ信号の電圧差を容量（１）に充電し、容量の充電電圧をプリアンプ（２）により増幅する。このプリアンプの出力信号をラッチ回路（４）によりラッチするアナログ／デジタル変換回路において、このプリアンプの増幅期間またはラッチ回路のプリアンプ出力ラッチ期間の一方を、下位ビット（比較ステップ１０から１２）において長くする。 （もっと読む）

【課題】 モニタ電圧を発生する第１の回路と、モニタ電圧をデジタル値に変換する第２の回路とが異なるグランドに接続されている場合に、グランド間の電位差に起因するモニタ電圧の誤差を補正することのできるモニタ電圧補正回路および電圧モニタ回路を実現する。
【解決手段】 補正電圧出力回路３１は、第１および第２のグランドＧ１，Ｇ２間に発生する可能性のある電位差を補正電圧Ｖｒｅｆとして出力する。オペアンプ３３は、抵抗Ｒ１およびＲ２に発生する電圧を加算し、出力電圧ＶｏｕｔとしてＡＤ変換器１２へ出力する。Ｒ１：Ｒ２＝１：２、Ｒ１＝Ｒ３、Ｒ２＝Ｒ４に設定されており、Ｖｏｕｔ＝（１／２）＊Ｖｉｎ＋Ｖｒｅｆが成立するため、出力電圧Ｖｏｕｔが第１および第２のグランドＧ１，Ｇ２間の電位差に依存しないようにすることができる。 （もっと読む）

【課題】A/D変換可能なアナログ入力信号のレベルの範囲を広げることができるA/D変換回路を提供する。
【解決手段】パルス走行部201は、走行するパルスに対して、アナログ入力信号の大きさに応じた遅延量を与える複数の遅延素子を有する。カウンタ部209およびラッチ・エンコーダ部212を含む複数の信号処理部は、異なる入力レベルの範囲に対応し、入力されるサンプリングクロックに従って、パルスの走行位置に応じたデジタル値を出力する。3端子スイッチ206-1〜206-6を含む切替部は、アナログ入力信号のレベルに応じて、パルス走行部201と複数の信号処理部との間の接続状態を切り替える。 （もっと読む）

【課題】アナログセンサの性能を維持し、且つＡＤ変換の精度の低下を抑制する電圧測定装置を提供する。
【解決手段】電圧測定装置は、高電位側電圧Ｖ_Ｈを電源電圧Ｖ_ｃｃとする２以上のアナログセンサ１１ａ〜１１ｄと、高電位側電圧Ｖ_Ｈよりも低い低電位側電圧Ｖ_Ｌを基準電圧Ｖ_ｒｅｆとして、２以上のアナログセンサ１１ａ〜１１ｄのうちの少なくとも１つのアナログセンサ１１ｃ、１１ｄが出力するセンサ出力電圧Ｖ_ＯＵＴを変換する第１のＡＤ変換器１２と、高電位側電圧Ｖ_Ｈを基準電圧Ｖ_ｒｅｆとして、少なくとも低電位側電圧Ｖ_Ｌを変換する第２のＡＤ変換器１３と、第２のＡＤ変換器１３により変換された低電位側電圧Ｖ_Ｌのデジタルデータに基づいて、第１のＡＤ変換器１２により変換されたセンサ出力電圧Ｖ_ＯＵＴのデジタルデータを補正する補正部１４とを備える。 （もっと読む）