【課題】画期的に小面積化が可能なディスプレイパネルの駆動装置および方法を提供する。
【解決手段】本発明のディスプレイパネルの駆動装置は、時変信号を生成する時変信号生成部と、パルス信号を生成する共通パルス信号生成部と、前記時変信号、前記パルス信号、およびビデオデータが入力され、該当ビデオデータに対応する階調電圧を選択する選択部と、選択部の出力をバッファリングして伝達するバッファ部と、を備え、前記選択部と前記バッファ部は、複数のチャネル内に各々備えられ、前記時変信号と前記パルス信号は、各チャネルの前記選択部に共通に入力されることを特徴とする。 （もっと読む）

【課題】マスタ基準電圧を出力するための回路の規模縮小及び補正式の簡素化を図りつつ、デジタル値のサンプリング周期を短縮化できるＡＤ変換装置を提供する。
【解決手段】任意のアナログ信号を、第１サンプリング周期の第１デジタル値に変換して出力する第１ＡＤ変換器（例えばＴＡＤ）、及び第２サンプリング周期の第２デジタル値に変換して出力する第２ＡＤ変換器（例えばΔΣ型ＡＤ変換器）を備え、第２デジタル値を基準値として、第１デジタル値に対する補正式を算出する補正式算出手段Ｓ９０と、補正式に基づき第１デジタル値を補正する補正手段Ｓ１００と、を備え、時間経過とともに新たに出力された第２デジタル値に基づき、補正式を更新していくことを特徴とする。 （もっと読む）

【課題】補正後のオフセット電圧の上限値を補正回路の補正分解能Δよりも小さくすることができる高精度のアナログ／デジタル変換回路を提供すること。
【解決手段】入力されたアナログ信号をデジタル信号に変換する通常モードと、比較器のオフセット電圧を補正する補正モードと、を備えたアナログ／デジタル変換回路であって、通常モードにおいて、アナログ信号が入力される第１のアナログ信号入力端子と、第１の基準信号が入力される第１の基準信号入力端子とを有する第１の比較器と、第１の比較器が有するオフセット電圧を補正する第１の補正回路と、を備え、補正モードにおいて、第１のアナログ信号入力端子と第１の基準信号入力端子とに入力される基準信号の電位差が、第１の補正回路の補正分解能をΔ_１とした場合、ｎ_１Δ_１＋Δ_１／２（ｎ_１：整数）であるアナログ／デジタル変換回路。 （もっと読む）

【課題】抵抗ラダー型電圧発生回路において、抵抗とスイッチの数を増やすことなく、発生する電圧波形の分解能を上げてその電圧波形の傾斜を従来よりも大きくすると共に、ビット数が増大しても、アナログデジタル変換期間の増大を招かないようにする。
【解決手段】抵抗ラダー回路に接続される複数個のスイッチのうち、連続する（ｋ＋１）個のスイッチの中のｋ個を同時オン状態になるよう制御すると共に、前記ｋを時間的に切り替える。これにより、小さな傾斜の電圧波形から大きな傾斜の電圧波形まで傾斜の異なる電圧波形が任意が得られる。また、この電圧発生回路をランプ波発生回路として用いて、ランプ波の傾斜をダイナミックに切り替えれば、イメージセンサの高速化が実現される。 （もっと読む）

アナログ／デジタル信号変換と関連付けられた加速処理のための技法を開示する。加速処理は、種々の実施形態におけるアナログ／デジタル変換器と併用される、サンプルアンドホールド回路およびトラックアンドホールド回路のために提供される。短縮サンプリング状態、短縮初期化状態、または両方が、種々の実施形態において採用される。信号を待機する必要性を回避し、所定の公差内に落ち着かせるように、処理を加速化することによって、異なるタイプのエラーが、発生する場合がある。そのようなエラーは、較正の間に判定され、将来の読み出しおよびエラー補償のために記憶される。オンライン較正およびオフライン較正のための技法を開示し、これにより、較正は、正常信号変換処理に影響を及ぼす場合があり、または及ぼさない場合がある。本明細書に開示される技法は、アナログ／デジタル変換における広範囲な可用性を見出し、種々の状況において、より高速な処理をもたらす。
（もっと読む）

【課題】従来の電圧モードＤＡＣよりも、線形性が改善され、スイッチエリアの全体が小さく、そして寄生電気抵抗に鈍感なデジタル／アナログ変換器(ＤＡＣ)を提供する。
【解決手段】デジタル／アナログ変換器(ＤＡＣ)は、それぞれハイ基準電圧またはロー基準電圧のそれぞれに結合された第１入力をそれぞれ有するオペアンプ対を具備する。前記ＤＡＣは、複数のスイッチ制御されるセルを具備し、それぞれ、抵抗器および２つのフォース/センススイッチ対を具備する。それぞれのセル内において、４つの全てのスイッチは、抵抗器と結合されている。第１フォーススイッチは、第１オペアンプの出力と結合されるとともに、結合されているセンススイッチは、第１オペアンプの反転入力に結合されている。第２フォーススイッチは、第２オペアンプの出力に結合されるとともに、結合されているセンススイッチは、第２オペアンプの反転入力に結合されている。 （もっと読む）

【課題】センサチップに対して、面積を大幅に増加させることなく、かつ画質を低ノイズに保ったまま、リセットレベル、及びシグナルレベルのサンプリング期間が各々短縮でき、トータルの画素の読み出し期間を短縮でき、高速フレームレートで、且つ光量を正確にＡ／Ｄ変換可能なＣＭＯＳイメージセンサを得る。
【解決手段】アナログ入力信号電圧とランプ波信号電圧とを保持するサンプルホールド部３Ａ１と、該サンプルホールド部３Ａ１からの出力を入力として自身の反転レベルとを比較する比較部３Ａ２とを有し、サンプルホールド部３Ａは、該アナログ入力信号が該サンプリング容量素子の一端に印加されたときに、該サンプリング容量素子の一端の電位レベルが所定電圧に落ち着いて安定するのが促進されるよう、該サンプリング容量素子の一端に安定化促進電圧を印加する。 （もっと読む）

【課題】
キャパシタの容量値の相対誤差の影響を抑えた変換回路と，それを有するパイプライン型ＡＤ変換回路を提供する。
【解決手段】
単位変換回路は，第１期間において，差動入力の差電圧が第１のキャパシタＣＳＦに印加され，第２期間において，アンプＡＭＰの入出力間に第１のキャパシタＣＳＦが接続され，差動入力に応じた参照電圧とアンプ入力との間に第２のキャパシタＣＲが接続される。キャパシタ間に相対誤差が存在していても，ＡＤ変換誤差を抑制することができる。 （もっと読む）

【課題】出力電圧のリニアリティの調整精度を低下させることなく、オペアンプを用いた増幅回路の入力抵抗値、帰還抵抗値を低減して雑音に対する耐性を向上させることができるＤＡ変換回路を提供する。
【解決手段】ＤＡ変換回路は、オペアンプと、オペアンプの出力端子とグランドとの間に直列に接続された、複数の第１の抵抗素子と入力抵抗からなる抵抗ラダーと、一方の端子が対応する第１の抵抗素子の一方の端子と接続され、他方の端子が対応する第１の抵抗素子の他方の端子と第２の抵抗素子を介して接続された少なくとも１つのスイッチと、各々のスイッチのオン／オフを切り替える制御信号を出力するコントロール回路とを備える。オペアンプの一方の入力端子が基準電圧に接続され、他方の入力端子が入力抵抗のグランドに接続された端子とは逆の端子に接続され、オペアンプから制御信号の状態に対応した定電圧が出力される。 （もっと読む）

【課題】逐次比較型ＡＤ変換回路において、面積増加や変換速度低下もしくは消費電流増加を招くことなく、比較回路で生じる切り換わりノイズに起因したエラーを補正し変換精度を向上させる。
【解決手段】結合容量を介して縦続接続された複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路を備えた逐次比較型ＡＤ変換回路において、比較回路の初段の増幅段の入力端子に一方の端子が接続された容量と、比較回路の出力に基づいて前記容量の他方の端子に印加する電圧を切替え可能なスイッチ手段を有するサブＤＡ変換回路と、比較回路の出力に応じてサブＤＡ変換回路の制御信号を生成し比較回路に冗長比較を実行させるとともに比較回路の出力の平均化処理を行なってレジスタの値の補正信号を生成可能な制御回路とを設け、通常のＡＤ変換動作の後に該変換結果をスタート値として冗長比較動作を実行可能に構成した。 （もっと読む）

【課題】リアルタイム制御に適したアナログ／デジタル変換回路及びアナログ／デジタル変換方法を提供すること。
【解決手段】本発明に係るアナログ／デジタル変換回路は、アナログ入力電圧Ｖｉｎと逐次的に変化する参照電圧Ｖｒｅｆとを比較してデジタル値として出力する比較部１０５と、参照電圧Ｖｒｅｆを補正するための基準電圧Ｖｓｔｄを生成する基準電圧生成部１０１と、比較部１０５による基準電圧Ｖｓｔｄの比較結果を記憶する記憶部１０７と、基準電圧Ｖｓｔｄの比較結果に基づいて、参照電圧Ｖｒｅｆを生成する参照電圧生成部１０４と、を備えるものである。 （もっと読む）

【課題】省電力モードへの移行時間、復帰時間が短く、短時間の間欠動作が可能な基準電圧発生回路を有する、Ａ／Ｄ変換器、Ｄ／Ａ変換器を提供する。
【解決手段】第１基準電圧端子ＶＲＴと第２基準電圧端子ＶＲＢとの間に接続され、複数の基準電圧を発生する基準電圧発生部１２と、第１及び第２基準電圧端子にそれぞれ接続された容量１３ａ、１３ｂと、第１及び第２基準電圧端子の電圧値を検出する基準電圧検出回路１６と、基準電圧検出回路により検出された電圧値に応じて、基準電圧発生部へ流す電源電流の大きさを制御する電流制御回路１１ａ、１１ｂと、省電力モード時に基準電圧発生部を高抵抗素子１５に切替える切替え手段１４ａ〜１４ｄとを備える。省電力モード時に高抵抗素子に切り替えることで、第１及び第２基準電圧端子間の電流を低減し、しかも、微小電流で容量の電位は保持され、省電力モードからの復帰時間が短くなる。 （もっと読む）

【課題】Ａ／Ｄ変換器の前段回路を含めてＡ／Ｄ変換動作をテストすること。
【解決手段】Ａ／Ｄ変換回路１００は、信号電圧及び基準電圧を伝送する複数の伝送路と、伝送路から出力される電圧をＡ／Ｄ変換するＡ／Ｄ変換部８と、を備える。複数の伝送路夫々は、信号電圧及び基準電圧の一方を選択的に出力するスイッチＳＷ２５〜ＳＷ２７と、スイッチＳＷ２５〜ＳＷ２７の出力電圧を保持するＳ／Ｈ回路１６〜１８と、スイッチＳＷ２５〜ＳＷ２７の出力電圧及びＳ／Ｈ回路１６〜１８の出力電圧の一方を選択的に出力するスイッチＳＷ２０〜ＳＷ２２と、を備える。この構成を採用することによって、Ａ／Ｄ変換部８の前段回路を含めてＡ／Ｄ変換動作をテストすることができる。 （もっと読む）

【課題】電圧検出部の軽度の故障を正確に検出して、電圧源を適切に保護する。
【解決手段】電圧検出装置１は、所定電圧範囲内に収まることが想定される電圧源２の出力電圧をＡＤ変換器１２を用いて検出する。電圧検出装置１へ向かう電圧源２からのアナログ電圧信号は分岐点２２にて２つに分岐する。一方の信号はＡＤ前段部１１を介してＡＤ変換器１２に入力され、他方の信号は電圧レベル判定部１３に入力される。電圧レベル判定部１３は、ＡＤ変換器１２とは別に電圧源２の出力電圧の電圧レベルを判定する。デジタル回路部１４は、ＡＤ変換器１２の出力及び電圧レベル判定部１３の出力に基づき、ＡＤ変換器１２からのデジタル電圧信号の電圧値が前記所定電圧範囲内に収まっている状態における電圧検出部（ＡＤ前段部１１、ＡＤ変換器１２、基準電圧発生部１５を含む）の故障を検出する。該故障が検出されたならば、電圧源２の放電及び充電を制限する。 （もっと読む）

【課題】複数のＣＰＵを用いた分散制御において、コスト増加を招くことなく、各ＣＰＵにおける基準電位の差による各Ａ／Ｄ変換器の誤差を低減する画像形成装置を提供する。
【解決手段】本画像形成装置は、複数のＣＰＵを用いた分散制御を実現する。また、本画像形成装置は、補正モードにおいて、同一の表面電位計からの出力が各Ａ／Ｄ変換器対して入力されるようにスイッチを制御した状態で、各Ａ／Ｄ変換器から出力されるデジタルデータの差分を算出する。さらに、本画像形成装置は、通常測定モードにおいて、補正モードで算出された上記差分を解消するように、各Ａ／Ｄ変換器からの出力を補正する。 （もっと読む）

【課題】クロック周波数を上げるもしくは読み出し時間を増加させることなく、高ビット精度のＡＤ変換を実現することが可能なＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】カラム処理回路１５０は、ランプ波形である第１の参照信号Ｖｓｌｏｐ１と入力信号ＶＳＬとを比較し、一致すると出力信号を反転する第１の比較器１５２−１と、第１の参照信号と極性の異なるランプ波形である第２の参照信号Ｖｓｌｏｐ２と入力信号ＶＳＬとを比較し、一致すると出力信号を反転する第２の比較器１５２−２と、第１の比較器１５２−１および第２の比較器１５２−２の比較時間をカウント可能なカウンタ１５３と、を有し、カウンタ１５３は、第１の比較器１５２−１の出力信号と第２の比較器１５２−２の出力信号のいずれかが先に反転するとカウント動作を停止する。 （もっと読む）

【課題】入出力特性の傾き（分解能）の変動を抑えると共に、原点基準の入出力特性を有するＡ／Ｄ変換装置を提供する。
【解決手段】パルス遅延回路１１，１２，１３は、アナログ電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続した構成を有する。パルス通過段数検出回路２３，２２は、パルス信号がパルス遅延回路１３，１２内の遅延ユニットを通過した第１の段数、第２の段数を検出する。タイミング出力回路４１は、第１の段数と第２の段数との差が所定の段数となるタイミングを示すタイミング信号を出力する。パルス通過段数検出回路２１は、パルス信号がパルス遅延回路１１内の遅延ユニットを通過した第３の段数を検出する。演算出力回路３１は、タイミング信号が示すタイミングで検出された第３の段数と第１の段数との差を、アナログ入力電圧に対応するデジタル値として出力する。 （もっと読む）

【課題】逐次比較型ＡＤ変換回路において、変換に要する時間を引き延ばすことなく変換精度を向上させるようにする。
【解決手段】結合容量を介して縦続接続された複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路を備えた逐次比較型ＡＤ変換回路において、比較回路は、複数の増幅段のうち初段の増幅段を共通にしその後段にそれぞれ結合容量を介して接続された第１増幅段を有する第１比較部および第２増幅段を有する第２比較部と、第１増幅段の入力端子に接続された第１比較点シフト回路および第２増幅段の入力端子に接続された第２比較点シフト回路とを設け、第１および第２比較点シフト回路は、入力アナログ電圧と比較電圧との電位差をそれぞれ増幅する際に、比較電圧を互いに逆の方向へ所定量ずらすように構成した。 （もっと読む）

【課題】リファレンス用電源入力を必要としないデジタルーアナログ変換器等を提供する。
【解決手段】デジタルーアナログ変換器は、電源電圧Ｖｃｃ及び基準電圧ＧＮＤから中間電位電圧を生成する中間電位生成部３１０と、サンプリング期間にアナログ入力信号ＶＩＰ／ＶＩＭをキャパシタＣ１１〜１３及びＣ２１〜２３に電荷として蓄え、ホールド期間にキャパシタを所定の一定電位Ｖｃｃ又はＧＮＤに接続することによって、中間電位電圧を中間電位とする所定のリファレンス幅のリファレンス用電圧ＶＲＨ及びＶＲＬを生成するリファレンス用電圧生成部３２０と、デジタルコードの各ビットに対応するバイナリ重み付け値を有するキャパシタＣ３１〜３５の並列回路の電荷再配分を利用して、リファレンス用電圧に基づいてアナログ入力信号をデジタルコードＶｏに変換するデジタルコード生成部３３０とを有する。 （もっと読む）

【課題】比較回路を増加させることなくアナログ入力電圧レンジを任意の広入力電圧レンジに設定可能な積分型ＡＤ変換回路およびＡＤ変換方法の提供。
【解決手段】第１、第２の基準電圧VREF1、VREF2に基づいて第１、第２の基準参照電圧REF1、REF2と参照電圧COMを発生する参照電圧発生回路11と、アナログ入力電圧AINと前記第１、第２の基準参照電圧REF1、REF2のいずれかを選択する選択回路12と、この回路12の出力を積分する積分回路13と、この回路13の出力と参照電圧COMとを比較する比較回路14と、この回路14の出力を受けてその期待値生成及び照合を行う期待値生成照合回路15と、この回路15の出力を受けて選択回路12を制御する信号及び２回以上のＡＤ変換値を出力するデジタル・コントロール回路16と、この回路16の出力を入力とし、前記２回以上のＡＤ変換値に基づいた演算結果を出力するデジタル演算回路17とを備える。 （もっと読む）