【課題】コンパレータのオフセット補正装置において、ノイズの影響などに起因して、入力しようとしている電圧と実際入力されている電圧との間に差異がある場合にも、正常に閾値オフセット量を補正する。
【解決手段】コンパレータ２０１のオフセット補正に際しては、開放スイッチ２０５を開き、短絡スイッチ２０４を閉じる。この状態において、制御部２０３はコンパレータ２０１に対して、２つの入力端子に入力される同一値のリファレンス電圧同士を比較する動作を複数回繰り返させる。フィルタ２０２は前記複数回の比較結果を平滑化した頻度信号を出力する。前記制御部２０３は、前記フィルタ２０２からの頻度信号に基づいて、コンパレータ２０１での複数回の比較結果のハイレベルとローレベルとの比率が５０％になるように、閾値制御信号をコンパレータ２０１に出力する。 （もっと読む）

【課題】 ＡＤコンバータとともに半導体装置に搭載される機能ブロックの動作に依存せず、ＡＤコンバータの変換精度を一定にする。
【解決手段】 半導体装置は、抵抗ラダーを有するＡＤコンバータと、消費電流が異なる複数の動作モードを有する少なくとも１つの機能ブロックと、ＡＤコンバータおよび機能ブロックに接続され、第１電源電圧を受ける第１電源端子と、機能ブロックの動作モードに応じて第１制御信号を出力する抵抗制御部と、第１電源端子と抵抗ラダーの間に配置され、第１制御信号に応じて抵抗値が変化する第１可変抵抗素子とを有している。機能ブロックの消費電流が動作モードに応じて変化するときにも、第１可変抵抗素子の抵抗値を変化させることで、抵抗ラダーに供給される基準電源電圧を一定にできる。 （もっと読む）

【課題】 動作の高速化を図ることができ、かつ後段の電圧設計の制約を緩和した並列型Ａ／Ｄ変換器を提供する。
【解決手段】 本発明にかかる並列型Ａ／Ｄ変換器の代表的な構成は、量子化レベルの段数に応じて並列に配置された複数のコンパレータと、差動入力信号を分岐して複数のコンパレータにそれぞれ入力する複数の信号ライン対と、複数のコンパレータごとに配置された複数のトラック・ホールド回路と、複数の信号ライン対に、コンパレータごとに電位差が段階的に異なる電圧を加算する電圧加算器と、を備えたことを特徴とする。 （もっと読む）

【課題】出力可能な電圧レンジを拡大し、スイッチトランジスタのゲートサイズを縮減可能とし、面積の削減を可能とする。
【解決手段】互いに重複しない第１、第２の電圧区間にそれぞれ属する第１及び第２の参照電圧群２０Ａ、２０Ｂを出力する参照電圧発生回路２０と、第１及び第２の参照電圧群を入力し、入力デジタル信号に対応した参照電圧を選択するデコーダ１０を備え、デコーダは第１の参照電圧群２０Ａを受ける第１のサブデコーダ１１と、第２の参照電圧群２０Ｂを受ける２のサブデコーダ１２と、第２のサブデコーダ１２で選択された参照電圧を受け第１のサブデコーダ１１又は出力端子５に出力する第３のサブデコーダ１３を含む。各サブデコーダ１１、１２、１３はバックゲートに電源電圧Ｖｂｐ１、Ｖｂｐ２が供給されたトランジスタＭＰ１、ＭＰ２、ＭＰ３を含む。 （もっと読む）

【課題】ＴＡＤが出力するデジタル信号の線形性を補正するための補正式の算出処理を軽減することができる。
【解決手段】第２の補正計算部２１０は、Ａ／Ｄ変換器２０が出力するデジタル信号に基づいて、Ａ／Ｄ変換器２０が出力するデジタル信号の線形性を補正するための第２の補正式を算出する。判定部２２０は、第２の補正計算部２１０が算出した第２の補正式の係数と、この第２の補正式よりも前に算出した第２の補正式の係数とを比較した結果に基づいて、第１の補正式を算出するか否かを判定する。アップデート信号出力部２３０は、第１の補正式を算出すると判定された場合、第１の補正計算部１１０に第１の補正式を算出させるための信号を出力する。 （もっと読む）

【課題】低消費電力で、素子の相対的なばらつきによって発生する信号歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】１ビットレジスタ１０３と、１ビットディジタルΔΣ信号及び、１ビットレジスタ１０３の出力信号を一対の入力信号とし、一対の出力信号を出力するスイッチ回路１０４、この一対の出力信号を入力し、ノイズを除去して第１出力信号、第２出力信号を出力する２端子対インピーダンス素子１０５、反転入力端子１０８ａ、非反転入力端子１０８ｂ、出力端子１０８ｃを有する演算増幅器１０８、反転入力端子１０８ａと出力端子１０８ｃとの間に接続されるインピーダンス素子１０６、非反転入力端子１０８ｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子１０７によってディジタルアナログ変換器を構成する。 （もっと読む）

【課題】本発明はフォールディングアナログデジタルコンバータを提供する。
【解決手段】本発明のフォールディングアナログデジタルコンバータは、基準電圧発生部と、アナログ前処理部と、比較部と、エンコード部を備え、前記アナログ前処理部のフォルダの各々は前記アナログ入力信号を前記基準電圧と比べる複数のフォールディングユニットを含む。前記フォールディングユニットは従属的に接続され、以前のフォールディングユニットの出力によって自分の電流源を駆動して次のフォールディングユニットの電流源を動作モードに駆動する反面、前記アナログ入力信号が前記基準電圧より小さければ、前記次のフォールディングユニットの電流源をスリープモードに転換させる。 （もっと読む）

【課題】簡易な構成で高精度な部品を用いることなくアナログ入力電圧の異常を検出することができる車載制御装置を提供する。
【解決手段】本発明に係る車載制御装置では、アナログ電圧出力部が出力するアナログ電圧のデジタル変換値を、動作開始前の時点であらかじめ記憶部に格納しておく。動作開始後に、アナログ電圧出力部が実際に出力するアナログ電圧のデジタル変換値と記憶部内の値との差分を求め、差分が所定閾値を超えていればＡＤコンバータまたはアナログ電圧出力部に異常が発生していると判断する。 （もっと読む）

【課題】アナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようにする。
【解決手段】第２アナログデジタル変換器への入力を、入力アナログ信号と基準電位とで切り替えるスイッチと、スイッチが基準電位に切り替えられた際の第２アナログデジタル変換器の出力値を記憶する第２レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果と第２レジスタの記憶値との和から、スイッチが入力アナログ信号に切り替えられた際の第２アナログデジタル変換器の出力値を差し引く第１演算部と、第１演算部の出力値を記憶する第１レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果から第１レジスタの記憶値を差し引いて出力デジタル信号とする第２演算部とを備える。 （もっと読む）

【課題】低い分解能のＡ／Ｄ変換ＩＣを使用しても高い分解能でのＡ／Ｄ変換結果が得られるＡ／Ｄ変換装置の実現。
【解決手段】アナログ出力信号Voutをデジタル信号に変換するＡ／Ｄ変換装置であって、アナログ出力信号の電圧レベルが、複数のレベル領域A,B,C,Dのいずれに該当するかを判定する領域判定回路41,42,43と、該当するレベル領域に対応するシフト電圧を発生するシフト電圧発生回路44,45,47と、アナログ出力信号をシフト電圧変化させると共に、Ａ／Ｄ変換入力レンジに対応するように増幅して増幅シフトアナログ信号を発生する演算増幅回路48,R1-R4と、増幅シフトアナログ信号をＡ／Ｄ変換して予備Ａ／Ｄ変換値を算出する初段Ａ／Ｄ変換回路11と、予備Ａ／Ｄ変換値から該当するレベル領域に応じて最終Ａ／Ｄ変換値を算出する最終Ａ／Ｄ変換値算出回路31と、を備える。 （もっと読む）

【課題】雑音の小さい精度の良い電圧を出力する。
【解決手段】与えられる入力データに応じた出力電圧を出力端から出力する信号発生装置であって、与えられるデータに応じた電圧を出力するＤＡ変換器と、出力端と基準電位との間に設けられたキャパシタ部と、ＤＡ変換器の電圧発生端と出力端との間を接続および切断する転送スイッチと、転送スイッチの接続および切断を繰返して入力データに応じた電圧を出力させたＤＡ変換器によりキャパシタ部をチャージしていき、キャパシタ部の電圧を入力データに応じた出力電圧に順次に近づける制御部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】抵抗ストリングが有する単位抵抗の相対精度に起因する変換誤差を低減させる抵抗ストリング型Ｄ／Ａコンバータを提供すること。
【解決手段】本発明にかかる抵抗ストリング型Ｄ／Ａコンバータ１は、上位抵抗ストリング１０、第１の上位スイッチ１１、上位デコーダ１２、下位デコーダ１３、変換部１４を備える。上位抵抗ストリング１０は、単位抵抗１０１を介して接続された複数の電圧取り出し点１０２を有する。上位デコーダ１２は、上位ビットの値に応じて、第１の上位制御信号１２１を生成し、当該第１の上位制御信号１２１に基づいて、１つ以上の電圧取り出し点１０２を介して隣り合う一対の電圧取り出し点１０２に接続された第１の上位スイッチ１１を導通させる。下位デコーダ１３は、変換部１４を制御する下位制御信号１３１を生成する。変換部１４は、一対の電圧取り出し点１０２から出力される一対の上位アナログ電圧を分圧する。 （もっと読む）

【課題】入力信号の大きさが温度に応じて変化する場合であっても、入力信号を精度良く量子化できる信号処理回路を提供する。
【解決手段】信号処理回路は、温度に応じて大きさが変化する入力信号を、設定される電圧範囲内で量子化してデジタル信号へと変換するＡＤコンバータと、温度に応じて入力信号が大きくなると電圧範囲が広くなり、温度に応じて入力信号が小さくなると電圧範囲が狭くなるように、電圧範囲を設定する設定回路と、を備える。 （もっと読む）

【課題】 ｎ個のオフセット補正用キャパシタで３のｎ乗段階のオフセット補正を行うことが可能な入力回路及びそれを備えたアナログ／デジタルコンバータを提供する。
【解決手段】 オフセット補正キャパシタに接続される電位を３段階に切り替えることにより、１つのオフセット補正キャパシタで３段階のオフセット補正量を実現することが可能となる。これにより、n個の３進重み付けオフセット補正キャパシタを具備することによって３のｎ乗段階のオフセット補正量を実現することができる。 （もっと読む）

【課題】コンパレータへの精度要求を緩和し、高速化を可能とした逐次比較型Ａ／Ｄ変換器を提供する。
【解決手段】逐次比較型Ａ／Ｄ変換器１を、ＣＰ構造部１０５＿１〜（ｎ＋１）と制御部１０１と出力レジスタ１０２とコンパレータ１０４とを含む構成とし、各ＣＰ構造部を、キャパシタ２０１＿１１〜（２^M）^(n-2)（２^M）と、スイッチ２０２ａ＿１１〜（２^M）^(n-2)（２^M）と、スイッチ２０２ｂ＿１１〜（２^M）^(n-2)（２^M）と、スイッチ群２０３＿１〜（２^M）^(n-2)と、スイッチ２０２ｃ＿１２〜（２^M）^(n-2)（２^M）とを含む第１〜第（２^M）^(n-2)の単位回路１０７＿１〜１０７＿（２^M）^(n-2)から構成し、制御部１０１によって各ＣＰ構造部を制御して、キャパシタ２０１＿１１〜２０１＿（２^M）^(n-2)（２^M）の接続構成を変更することで、コンパレータ１０４の被判定電圧を２^M倍に昇圧する。 （もっと読む）

【課題】高速動作可能な逐次比較型ＡＤＣの精度の向上。
【解決手段】サンプリング時にアナログ入力信号が印加される入力端子と、基準電位に接続される基準端子と、を有し、サンプリング時にアナログ入力信号の電圧に対応した電荷量を保持する入力信号容量Csと、サンプリング時に参照電圧の電圧に対応した電荷量を保持し、各参照容量の２つの端子は入力端子と基準端子に順接続状態または逆接続状態で接続可能な１個以上の参照容量23-1,23-10と、入力端子の電圧が基準電位より高いか低いかを判定するコンパレータ12と、判定結果に基づいて、入力端子の電圧が基準電位に近づくように、１個以上の参照容量の接続状態を選択しながら順次接続し、コンパレータの判定結果を合わせた結果からデジタル値を算出する制御回路と、を備えるＡＤ変換器であって、入力信号容量および１個以上の参照容量の容量値は、非２進で設定されている。 （もっと読む）

【課題】簡易な回路構成で、必要最低限の制御期間によるスイッチ群の駆動制御を実現するのに好適な逐次比較型Ａ／Ｄ変換器を提供する。
【解決手段】逐次比較型Ａ／Ｄ変換器１を、第１〜第ｎのキャパシタ１０６＿１〜１０６＿ｎと、スイッチ群１０５＿１〜１０５＿（ｎ−１）と、制御部１０１と、コンパレータ１０４とを含む構成とし、制御部１０１を、カウンタ３０１ａと、制御回路３０１ｂとを含む遅延量制御回路３０１と、任意遅延回路３０２と、制御信号生成回路３０３とを含む構成とし、遅延量制御回路３０１は、カウンタ値に基づき任意遅延回路３０２の遅延量を制御し、任意遅延回路３０２は、発振器からのクロック信号ＭＣＬＫを制御された遅延量で遅延して遅延クロック信号ＤＣＬＫを出力し、制御信号生成回路３０３は、ＤＣＬＫに基づき必要最低限の制御期間Ｔｋの制御信号ＣＴＲＬ１０５＿１〜１０５＿（ｎ−１）を生成する。 （もっと読む）

【課題】 デジタル・アナログ（ＤＡ）変換回路の主要な用途のひとつに、機器を駆動するアナログ回路の制御がある。ＤＡ変換回路の分解能を最大限利用するため、ＤＡ変換回路の出力電圧の範囲（基準電圧と呼ぶ）の設定が重要である。アナログ回路に要求される出力電圧の範囲の値を使用者が入力することにより、ＤＡ変換回路の基準電圧を自動的に設定する基準電圧調整回路を得る。
【解決手段】 アナログ回路４と等価な入出力特性を有するダミー回路５と、ダミー回路５の出力電圧１４と使用者が入力した電圧１６とを比較して差分を出力する差動増幅回路６と、前記差分を減少させる電圧を発生して、帰還電圧としてダミー回路５に入力する電圧発生回路３とから成る基準電圧調整回路２により、自動的にＤＡ変換回路１の基準電圧を調整する。 （もっと読む）

【課題】温度依存性を持たないバンドギャップリファレンス回路を提供する。
【解決手段】第１及び第２の入力端に供給される電位差に基づいて電流経路ＰＡ，ＰＢに流れる電流量を制御することによりリファレンス電圧を生成するオペアンプＯＰと、第１及び第２の入力端が電流経路ＰＡ，ＰＢに含まれる接続点Ａ，Ｂにそれぞれ接続されている場合に得られるリファレンス電圧ＶＲＥＦ１と、第１及び第２の入力端が接続点Ｂ，Ａにそれぞれ接続されている場合に得られるリファレンス電圧ＶＲＥＦ２との中間値を生成するローパスフィルタＬＰＦとを備える。これにより、オペアンプＯＰのオフセット電圧がキャンセルされることから、オフセット電圧がゼロである場合に得られる理想的なリファレンス電圧ＶＲＥＦを生成することが可能となる。 （もっと読む）

【課題】下位ビットデジタル変換信号の精度の劣化を軽減する。
【解決手段】逐次比較型Ａ／Ｄ変換器は、比較器１と逐次近似レジスタ２とローカルＤ／Ａ変換器３と制御Ｄ／Ａ変換器５と制御ユニット６を具備する。制御Ｄ／Ａ変換器５の制御基準レベルＶｒｅｆ´が基準電圧Ｖｒｅｆと同一の状態で、ローカルＤ／Ａ変換器３のキャパシタアレイの上位アレイ３１と下位アレイ３２に既知の電圧レベルＶｉｎ＿Ｃａｌを有するアナログ入力電圧が供給される。逐次近似レジスタ２の上位・下位ビットデジタル変換信号ＵＢ＿０…、ＬＢ＿０…とその理想値の誤差から、誤差を補償するコード値を有する制御デジタル信号ＣＢ＿０…が制御ユニット６から制御Ｄ／Ａ変換器５に供給され、コード値で制御された制御基準レベルＶｒｅｆ´が下位アレイ３２に供給され、実際のＡ／Ｄ変換が実行される。 （もっと読む）