入力セレクタおよび信号処理回路
【課題】さまざまな入力形式の信号に柔軟に適応可能な汎用性の高い入力セレクタを提供する。
【解決手段】第１抵抗Ｒ１〜第４抵抗Ｒ４は、それぞれの第１端子が対応する入力ポートＰｉ１〜Ｐｉ４に接続される。第１スイッチＳＷ１〜第４スイッチＳＷ４はそれぞれ、対応する抵抗と第１演算増幅器１０の反転入力端子の間に設けられる。第５スイッチＳＷ５、第６スイッチＳＷ６はそれぞれ、対応する抵抗と、第２演算増幅器１２の反転入力端子の間に設けられる。第５抵抗Ｒ５および第７スイッチＳＷ７は第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は第１演算増幅器１０の出力端子と反転入力端子の間に設けられ、第７抵抗Ｒ７は第２演算増幅器１２の出力端子と反転入力端子の間に設けられる。
【解決手段】第１抵抗Ｒ１〜第４抵抗Ｒ４は、それぞれの第１端子が対応する入力ポートＰｉ１〜Ｐｉ４に接続される。第１スイッチＳＷ１〜第４スイッチＳＷ４はそれぞれ、対応する抵抗と第１演算増幅器１０の反転入力端子の間に設けられる。第５スイッチＳＷ５、第６スイッチＳＷ６はそれぞれ、対応する抵抗と、第２演算増幅器１２の反転入力端子の間に設けられる。第５抵抗Ｒ５および第７スイッチＳＷ７は第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は第１演算増幅器１０の出力端子と反転入力端子の間に設けられ、第７抵抗Ｒ７は第２演算増幅器１２の出力端子と反転入力端子の間に設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、さまざまな形式が想定される信号を受け、いずれかを選択する入力セレクタに関する。
【背景技術】
【０００２】
複数のチャンネルのアナログ信号から、ひとつのチャンネルのアナログ信号を選択するために入力セレクタが用いられる。入力されるアナログ信号の形式は、シングルエンド形式または差動形式をとるのが一般的である。ここですべてのチャンネルがシングルエンド形式であれば、シングルエンド形式のセレクタを用いればよく、すべてのチャンネルが差動形式であれば、差動形式のセレクタを用いればよい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−７２２６７号公報
【特許文献２】特開２００３−１８８７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが用途によっては、複数のチャンネル内に、シングルエンド信号と差動信号が混在する場合がある。この場合、入力セレクタの設計者は、各チャンネルの入力信号の形式に応じて入力セレクタを設計する必要がある。このように構成された入力セレクタを搭載する電子機器の設計者は、各チャンネルの信号形式を変更することができず、設計の自由度が低くなる。
【０００５】
さらに、入力セレクタの後段に、差動入力形式のデバイスが接続される場合、入力セレクタは、差動形式の信号はそのまま出力し、シングルエンド信号については差動変換して出力する必要があるため、状況はさらに複雑となる。
【０００６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、さまざまな入力形式の信号に柔軟に適応可能な、汎用性の高い入力セレクタの提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様の入力セレクタは、第１、第２、第３、第４入力ポートと、その非反転入力端子に基準電圧が入力された第１演算増幅器と、その非反転入力端子に基準電圧が入力された第２演算増幅器と、その第１端子が第１入力ポートに接続された第１抵抗と、その第１端子が第２入力ポートに接続された第２抵抗と、その第１端子が第３入力ポートに接続された第３抵抗と、その第１端子が第４入力ポートに接続された第４抵抗と、第１抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第１スイッチと、第２抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第２スイッチと、第３抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第３スイッチと、第４抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第４スイッチと、第２抵抗の第２端子と第２演算増幅器の反転入力端子の間に設けられた第５スイッチと、第４抵抗の第２端子と第２演算増幅器の反転入力端子の間に設けられた第６スイッチと、第１演算増幅器の出力端子と第２演算増幅器の反転入力端子の間に直列に設けられた第５抵抗および第７スイッチと、第１演算増幅器の出力端子と第１演算増幅器の反転入力端子の間に設けられた第６抵抗と、第２演算増幅器の出力端子と第２演算増幅器の反転入力端子の間に設けられた第７抵抗と、を備える。入力セレクタは、第１演算増幅器および第２演算増幅器それぞれの出力信号を、差動信号として出力する。
【０００８】
この態様によると、各スイッチの状態を切りかえることにより、以下の２つのモードを切りかえることができる。
（１）シングルエンド入力モード
第１入力ポートから第４入力ポートのいずれかに、シングルエンド信号を受け、差動信号に変換するモード
（２）差動信号入力モード
第１、第２入力ポートのペア、または第３、第４入力ポートのペアの一方に差動信号を受け、それを出力するモード
【０００９】
ある態様の入力セレクタは、その第１端子が第１演算増幅器の反転入力端子に接続され、その第２端子が第６抵抗の一端と接続され、その第３端子が第１演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する第１ミュートセレクタと、その第１端子が第２演算増幅器の反転入力端子に接続され、その第２端子が第７抵抗の一端と接続され、その第３端子が第２演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する第２ミュートセレクタと、をさらに備えてもよい。
この態様によれば、第１ミュートセレクタ、第２ミュートセレクタそれぞれを、第１端子と第３端子間で導通させることにより、上の２つのモードに加えて、出力信号の電圧レベルを固定するミュートモードを実現することができる。
【００１０】
第６抵抗および第７抵抗は可変抵抗であってもよい。この場合、第６抵抗、第７抵抗の抵抗値に応じて、増幅率を切りかえることができる。
【００１１】
ある態様の入力セレクタは、第６抵抗と並列な経路に直列に設けられた第１キャパシタと、第７抵抗と並列な経路に直列に設けられた第２キャパシタおよび第８スイッチと、をさらに備えてもよい。
この場合、第１演算増幅器はフィルタとして機能する。一方、第２演算増幅器側のフィルタの機能は、第８スイッチの状態に応じて切りかえることができる。
【００１２】
ある態様の入力セレクタは、第１入力ポートと固定電圧端子の間に設けられた第１入力固定スイッチと、第２入力ポートと固定電圧端子の間に設けられた第２入力固定スイッチと、第３入力ポートと固定電圧端子の間に設けられた第３入力固定スイッチと、第４入力ポートと固定電圧端子の間に設けられた第４入力固定スイッチと、をさらに備えてもよい。
この態様によれば、信号が入力されていない入力ポートを固定電圧端子に接続することができ、その電位を固定することができる。
【００１３】
ある態様の入力セレクタは、入力信号としてアナログオーディオ信号を受けてもよい。
【００１４】
本発明の別の態様は、信号処理回路である。この信号処理回路は、上述のいずれかの態様の入力セレクタと、入力セレクタからの信号をデジタル信号に変換する差動入力形式のＡ／Ｄコンバータと、を備える。
【００１５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明のある態様によれば、さまざまな入力形式の信号に適応できる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る入力セレクタの構成を示す回路図である。
【図２】図１の入力セレクタの各モードにおけるスイッチおよびセレクタの状態を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが部材Ｂと接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２０】
図１は、実施の形態に係る入力セレクタ１００の構成を示す回路図である。入力セレクタ１００は、たとえばオーディオ信号処理回路４の入力段に設けられる。オーディオ信号処理回路４は、入力セレクタ１００と、その後段に設けられたＡ／Ｄコンバータ１０２およびＤＳＰ（Digital Signal Processor）１０４を備える。
【００２１】
入力セレクタ１００は、入力ポートＰｉ１〜Ｐｉ４に入力されたアナログ信号を受け、それを第１出力ポートＰｏ１、第２出力ポートＰｏ２から差動形式で出力する。Ａ／Ｄコンバータ１０２は差動入力形式を有し、入力セレクタ１００からのアナログ差動信号をデジタル信号に変換する。ＤＳＰ１０４は、Ａ／Ｄコンバータ１０２からのデジタル信号を処理する。たとえばＤＳＰ１０４は、オーディオ信号のボリウムを制御したり、エフェクト処理を施す。
【００２２】
入力セレクタ１００は、第１入力ポートＰｉ１〜第４入力ポートＰｉ４、第１出力ポートＰｏ１、第２出力ポートＰｏ２、第１スイッチＳＷ１〜第４入力固定スイッチＳＷＭＳ４、第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２、第１キャパシタＣ１、第２キャパシタＣ２を備える。
【００２３】
第１入力ポートＰｉ１〜第４入力ポートＰｉ４には、アナログ信号が入力される。入力信号は、たとえばアナログオーディオ信号である。
【００２４】
第１演算増幅器１０および第２演算増幅器１２それぞれの非反転入力端子（−）には、基準電圧ＶＲＥＦが入力されている。たとえば基準電圧ＶＲＥＦは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの中点電圧に設定される。
【００２５】
第１抵抗Ｒ１の一端（第１端子）は、第１入力ポートＰｉ１に接続される。第２抵抗Ｒ２の一端（第１端子）は第２入力ポートＰｉ２に接続される。第３抵抗Ｒ３の一端（第１端子）は第３入力ポートＰｉ３に接続される。第４抵抗Ｒ４の一端（第１端子）は第４入力ポートＰｉ４に接続される。
【００２６】
第１スイッチＳＷ１は、第１抵抗Ｒ１の他端（第２端子）と第１演算増幅器１０の反転入力端子（−）の間に設けられる。第２スイッチＳＷ２は、第２抵抗Ｒ２の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。第３スイッチＳＷ３は、第３抵抗Ｒ３の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。第４スイッチＳＷ４は、第４抵抗Ｒ４の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。
【００２７】
第５スイッチＳＷ５は、第２抵抗Ｒ２の第２端子と第２演算増幅器１２の反転入力端子の間に設けられる。第６スイッチＳＷ６は、第４抵抗Ｒ４の第２端子と第２演算増幅器１２の反転入力端子の間に設けられる。
【００２８】
第５抵抗Ｒ５および第７スイッチＳＷ７は、第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は、第１演算増幅器１０の出力端子と第１演算増幅器１０の反転入力端子の間に設けられる。第７抵抗Ｒ７は、第２演算増幅器１２の出力端子と第２演算増幅器１２の反転入力端子の間に設けられる。第６抵抗Ｒ６および第７抵抗Ｒ７は可変抵抗である。
【００２９】
以上が入力セレクタ１００の基本構成である。この入力セレクタ１００は、第１演算増幅器１０および第２演算増幅器１２それぞれの出力信号を、差動信号として出力する。続けて入力セレクタ１００のさらなる特徴を説明する。
【００３０】
第１ミュートセレクタＳＥＬ１は、その第１端子が第１演算増幅器１０の反転入力端子に接続され、その第２端子が第６抵抗Ｒ６の一端と接続され、その第３端子が第１演算増幅器１０の出力端子と接続される。第１ミュートセレクタＳＥＬ１は、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する。
【００３１】
第２ミュートセレクタＳＥＬ２は、その第１端子が第２演算増幅器１２の反転入力端子に接続され、その第２端子が第７抵抗Ｒ７の一端と接続され、その第３端子が第２演算増幅器１２の出力端子と接続される。第２ミュートセレクタＳＥＬ２は、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する。
【００３２】
第１キャパシタＣ１は、第６抵抗Ｒ６と並列な経路に直列に設けられる。第２キャパシタＣ２および第８スイッチＳＷ８は、第７抵抗Ｒ７と並列な経路に直列に設けられる。
【００３３】
固定電圧端子１４の電位は固定されている。たとえば固定電圧端子１４は、基準電圧ＶＲＥＦに固定することが好ましい。第１入力固定スイッチＳＷＭＳ１〜第４入力固定スイッチＳＷＭＳ４はそれぞれ、第１入力ポートＰｉ１〜第４入力ポートＰｉ４と、固定電圧端子１４の間に設けられる。
【００３４】
第１入力ポートＰｉ１に関連する第１スイッチＳＷ１、第１入力固定スイッチＳＷＭＳ１は、相補的にオンする。
また第２入力ポートＰｉ２に関連する第２スイッチＳＷ２、第５スイッチＳＷ５、第２入力固定スイッチＳＷＭＳ２は相補的にオンする。
第３入力ポートＰｉ３に関連する第３スイッチＳＷ３、第３入力固定スイッチＳＷＭＳ３は相補的にオンする。
第４入力ポートＰｉ４に関連する第４スイッチＳＷ４、第６スイッチＳＷ６、第４入力固定スイッチＳＷＭＳ４は相補的にオンする。
したがって同じ入力ポートに関連付けられるスイッチは、セレクタとして構成してもよい。
【００３５】
以上が入力セレクタ１００の構成である。続いてその動作を説明する。入力セレクタ１００は、各スイッチおよびセレクタの状態を切りかえることにより、以下の３つのモードを切りかえることができる。
（１）シングルエンド入力モード
第１入力ポートから第４入力ポートのいずれかに、シングルエンド信号を受け、差動信号に変換するモード
（２）差動信号入力モード
第１、第２入力ポートのペア、または第３、第４入力ポートのペアの一方に差動信号を受け、それを出力するモード
（３）ミュートモード
第１出力ポートＰｏ１、第２出力ポートＰｏ２の出力信号の電圧レベルを、入力信号によらずに基準電圧ＶＲＥＦに固定するモード
【００３６】
図２は、図１の入力セレクタ１００の各モードにおけるスイッチおよびセレクタの状態を示す図である。
【００３７】
（１）シングルエンド入力モード
このモードにおいて、ｉ番目（ｉ＝１〜４）の入力ポートＰｉにシングルエンド信号が入力されるとき、第ｉスイッチＳＷｉがオンし、第ｉ入力固定スイッチＳＷＭＳｉはオフする。これによりｉ番目の入力ポートの信号が、第１演算増幅器１０へと入力される。また信号が入力されない入力ポートについては、それぞれの入力固定スイッチＳＷＭＳｊ（ｊ≠ｉ）がオンする。
【００３８】
また第１ミュートセレクタＳＥＬ１が第２端子側にオンし、第１演算増幅器１０が反転型のアンチエイリアス用フィルタとして機能する。
第１演算増幅器１０によって入力信号が反転およびフィルタリングされて、第１出力ポートＰｏ１からＡ／Ｄコンバータ１０２の反転入力端子に出力される。
【００３９】
また第７スイッチＳＷ７がオンし、第１演算増幅器１０と第２演算増幅器１２がカスケードに接続される。第２ミュートセレクタＳＥＬ２は第２端子側にオンし、第８スイッチＳＷ８はオフとなり、第２演算増幅器１２は反転増幅器として機能する。第７抵抗Ｒ７の抵抗値は、反転増幅器の利得が１となるように設定される。その結果、第２出力ポートＰｏ２からＡ／Ｄコンバータ１０２の非反転入力端子に対して、第１出力ポートＰｏ１の信号が反転された信号が出力される。
【００４０】
これにより、ｉ番目の入力ポートの信号がアンチエイリアスフィルタによってフィルタリングされ、さらに差動信号に変換されてＡ／Ｄコンバータ１０２に入力される。
【００４１】
（２）差動信号入力モード
このモードにおいて、１番目、２番目の入力ポートＰｉ１、Ｐｉ２に差動信号Ｐ／Ｎが入力されるとき、第１スイッチＳＷ１、第５スイッチＳＷ５がオンする。これにより第１入力ポートＰｉ１の信号が、第１演算増幅器１０へと入力され、第２入力ポートＰｉ２の信号が第２演算増幅器１２へと入力される。また信号が入力されない入力ポートについては、それぞれの入力固定スイッチＳＷＭＳがオンする。
【００４２】
また３番目、４番目の入力ポートＰｉ３、Ｐｉ４に差動信号Ｐ／Ｎが入力されるとき、第３スイッチＳＷ３、第６スイッチＳＷ６がオンする。これにより第３入力ポートＰｉ３の信号が、第１演算増幅器１０へと入力され、第４入力ポートＰｉ４の信号が第２演算増幅器１２へと入力される。
【００４３】
第１ミュートセレクタＳＥＬ１は第２端子側にオンし、第１演算増幅器１０が反転型のアンチエイリアス用フィルタとして機能する。第２ミュートセレクタＳＥＬ２は第２端子側にオンし、第８スイッチＳＷ８はオンし、第２演算増幅器１２も第１演算増幅器１０と同様に反転型のアンチエイリアスフィルタとして機能する。このモードでは、第６抵抗Ｒ６と第７抵抗Ｒ７の抵抗値は等しく設定される。
【００４４】
差動信号入力モードでは、第７スイッチＳＷ７はオフし、第１演算増幅器１０と第２演算増幅器１２は、並列的に配置される。
【００４５】
これにより、差動信号Ｐ／Ｎが、それぞれ第１演算増幅器１０、第２演算増幅器１２によってフィルタリングされ、Ａ／Ｄコンバータ１０２へと入力される。
【００４６】
（３）ミュートモード
ミュートモードでは、第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２が第３端子側にオンする。これにより第１演算増幅器１０および第２演算増幅器１２は、基準電圧ＶＲＥＦを出力するボルテージフォロア回路として機能する。また第１入力固定スイッチＳＷＭＳ１〜第４入力固定スイッチＳＷＭＳ４がオンする。このモードにより、Ａ／Ｄコンバータ１０２の入力をともに基準電圧ＶＲＥＦに固定でき、ミュート状態を実現できる。
【００４７】
以上が入力セレクタ１００の動作である。
このように、入力セレクタ１００によれば、シングルエンド信号、差動信号の両方のフォーマットの信号を受け、それを差動入力形式を有する後段の回路ブロックへと出力することができる。
【００４８】
また第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２を設けることにより、ミュート状態を実現できる。
【００４９】
また、各入力ポートに入力固定スイッチＳＷＭＳを設けることにより、その入力ポートの電位が不定となるのを防止できる。また固定電圧端子１４の電位を第１演算増幅器１０および第２演算増幅器１２に対する基準電圧ＶＲＥＦと同じ電圧レベルとすることにより、非入力状態と入力状態が切りかわる際に、入力ポートの電圧レベルの変化が小さくなるという利点もある。
【００５０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５１】
４…信号処理回路、１００…入力セレクタ、１０２…Ａ／Ｄコンバータ、Ｐｉ１…第１入力ポート、Ｐｉ２…第２入力ポート、Ｐｉ３…第３入力ポート、Ｐｉ４…第４入力ポート、Ｐｏ１…第１出力ポート、Ｐｏ２…第２出力ポート、１０…第１演算増幅器、１２…第２演算増幅器、１４…固定電圧端子、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、ＳＷ７…第７スイッチ、ＳＷ８…第８スイッチ、ＳＷＭＳ１…第１入力固定スイッチ、ＳＷＭＳ２…第２入力固定スイッチ、ＳＷＭＳ３…第３入力固定スイッチ、ＳＷＭＳ４…第４入力固定スイッチ、ＳＥＬ１…第１ミュートセレクタ、ＳＥＬ２…第２ミュートセレクタ。
【技術分野】
【０００１】
本発明は、さまざまな形式が想定される信号を受け、いずれかを選択する入力セレクタに関する。
【背景技術】
【０００２】
複数のチャンネルのアナログ信号から、ひとつのチャンネルのアナログ信号を選択するために入力セレクタが用いられる。入力されるアナログ信号の形式は、シングルエンド形式または差動形式をとるのが一般的である。ここですべてのチャンネルがシングルエンド形式であれば、シングルエンド形式のセレクタを用いればよく、すべてのチャンネルが差動形式であれば、差動形式のセレクタを用いればよい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−７２２６７号公報
【特許文献２】特開２００３−１８８７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが用途によっては、複数のチャンネル内に、シングルエンド信号と差動信号が混在する場合がある。この場合、入力セレクタの設計者は、各チャンネルの入力信号の形式に応じて入力セレクタを設計する必要がある。このように構成された入力セレクタを搭載する電子機器の設計者は、各チャンネルの信号形式を変更することができず、設計の自由度が低くなる。
【０００５】
さらに、入力セレクタの後段に、差動入力形式のデバイスが接続される場合、入力セレクタは、差動形式の信号はそのまま出力し、シングルエンド信号については差動変換して出力する必要があるため、状況はさらに複雑となる。
【０００６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、さまざまな入力形式の信号に柔軟に適応可能な、汎用性の高い入力セレクタの提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様の入力セレクタは、第１、第２、第３、第４入力ポートと、その非反転入力端子に基準電圧が入力された第１演算増幅器と、その非反転入力端子に基準電圧が入力された第２演算増幅器と、その第１端子が第１入力ポートに接続された第１抵抗と、その第１端子が第２入力ポートに接続された第２抵抗と、その第１端子が第３入力ポートに接続された第３抵抗と、その第１端子が第４入力ポートに接続された第４抵抗と、第１抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第１スイッチと、第２抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第２スイッチと、第３抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第３スイッチと、第４抵抗の第２端子と第１演算増幅器の反転入力端子の間に設けられた第４スイッチと、第２抵抗の第２端子と第２演算増幅器の反転入力端子の間に設けられた第５スイッチと、第４抵抗の第２端子と第２演算増幅器の反転入力端子の間に設けられた第６スイッチと、第１演算増幅器の出力端子と第２演算増幅器の反転入力端子の間に直列に設けられた第５抵抗および第７スイッチと、第１演算増幅器の出力端子と第１演算増幅器の反転入力端子の間に設けられた第６抵抗と、第２演算増幅器の出力端子と第２演算増幅器の反転入力端子の間に設けられた第７抵抗と、を備える。入力セレクタは、第１演算増幅器および第２演算増幅器それぞれの出力信号を、差動信号として出力する。
【０００８】
この態様によると、各スイッチの状態を切りかえることにより、以下の２つのモードを切りかえることができる。
（１）シングルエンド入力モード
第１入力ポートから第４入力ポートのいずれかに、シングルエンド信号を受け、差動信号に変換するモード
（２）差動信号入力モード
第１、第２入力ポートのペア、または第３、第４入力ポートのペアの一方に差動信号を受け、それを出力するモード
【０００９】
ある態様の入力セレクタは、その第１端子が第１演算増幅器の反転入力端子に接続され、その第２端子が第６抵抗の一端と接続され、その第３端子が第１演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する第１ミュートセレクタと、その第１端子が第２演算増幅器の反転入力端子に接続され、その第２端子が第７抵抗の一端と接続され、その第３端子が第２演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する第２ミュートセレクタと、をさらに備えてもよい。
この態様によれば、第１ミュートセレクタ、第２ミュートセレクタそれぞれを、第１端子と第３端子間で導通させることにより、上の２つのモードに加えて、出力信号の電圧レベルを固定するミュートモードを実現することができる。
【００１０】
第６抵抗および第７抵抗は可変抵抗であってもよい。この場合、第６抵抗、第７抵抗の抵抗値に応じて、増幅率を切りかえることができる。
【００１１】
ある態様の入力セレクタは、第６抵抗と並列な経路に直列に設けられた第１キャパシタと、第７抵抗と並列な経路に直列に設けられた第２キャパシタおよび第８スイッチと、をさらに備えてもよい。
この場合、第１演算増幅器はフィルタとして機能する。一方、第２演算増幅器側のフィルタの機能は、第８スイッチの状態に応じて切りかえることができる。
【００１２】
ある態様の入力セレクタは、第１入力ポートと固定電圧端子の間に設けられた第１入力固定スイッチと、第２入力ポートと固定電圧端子の間に設けられた第２入力固定スイッチと、第３入力ポートと固定電圧端子の間に設けられた第３入力固定スイッチと、第４入力ポートと固定電圧端子の間に設けられた第４入力固定スイッチと、をさらに備えてもよい。
この態様によれば、信号が入力されていない入力ポートを固定電圧端子に接続することができ、その電位を固定することができる。
【００１３】
ある態様の入力セレクタは、入力信号としてアナログオーディオ信号を受けてもよい。
【００１４】
本発明の別の態様は、信号処理回路である。この信号処理回路は、上述のいずれかの態様の入力セレクタと、入力セレクタからの信号をデジタル信号に変換する差動入力形式のＡ／Ｄコンバータと、を備える。
【００１５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明のある態様によれば、さまざまな入力形式の信号に適応できる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る入力セレクタの構成を示す回路図である。
【図２】図１の入力セレクタの各モードにおけるスイッチおよびセレクタの状態を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１９】
本明細書において、「部材Ａが部材Ｂと接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２０】
図１は、実施の形態に係る入力セレクタ１００の構成を示す回路図である。入力セレクタ１００は、たとえばオーディオ信号処理回路４の入力段に設けられる。オーディオ信号処理回路４は、入力セレクタ１００と、その後段に設けられたＡ／Ｄコンバータ１０２およびＤＳＰ（Digital Signal Processor）１０４を備える。
【００２１】
入力セレクタ１００は、入力ポートＰｉ１〜Ｐｉ４に入力されたアナログ信号を受け、それを第１出力ポートＰｏ１、第２出力ポートＰｏ２から差動形式で出力する。Ａ／Ｄコンバータ１０２は差動入力形式を有し、入力セレクタ１００からのアナログ差動信号をデジタル信号に変換する。ＤＳＰ１０４は、Ａ／Ｄコンバータ１０２からのデジタル信号を処理する。たとえばＤＳＰ１０４は、オーディオ信号のボリウムを制御したり、エフェクト処理を施す。
【００２２】
入力セレクタ１００は、第１入力ポートＰｉ１〜第４入力ポートＰｉ４、第１出力ポートＰｏ１、第２出力ポートＰｏ２、第１スイッチＳＷ１〜第４入力固定スイッチＳＷＭＳ４、第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２、第１キャパシタＣ１、第２キャパシタＣ２を備える。
【００２３】
第１入力ポートＰｉ１〜第４入力ポートＰｉ４には、アナログ信号が入力される。入力信号は、たとえばアナログオーディオ信号である。
【００２４】
第１演算増幅器１０および第２演算増幅器１２それぞれの非反転入力端子（−）には、基準電圧ＶＲＥＦが入力されている。たとえば基準電圧ＶＲＥＦは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの中点電圧に設定される。
【００２５】
第１抵抗Ｒ１の一端（第１端子）は、第１入力ポートＰｉ１に接続される。第２抵抗Ｒ２の一端（第１端子）は第２入力ポートＰｉ２に接続される。第３抵抗Ｒ３の一端（第１端子）は第３入力ポートＰｉ３に接続される。第４抵抗Ｒ４の一端（第１端子）は第４入力ポートＰｉ４に接続される。
【００２６】
第１スイッチＳＷ１は、第１抵抗Ｒ１の他端（第２端子）と第１演算増幅器１０の反転入力端子（−）の間に設けられる。第２スイッチＳＷ２は、第２抵抗Ｒ２の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。第３スイッチＳＷ３は、第３抵抗Ｒ３の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。第４スイッチＳＷ４は、第４抵抗Ｒ４の第２端子と第１演算増幅器１０の反転入力端子の間に設けられる。
【００２７】
第５スイッチＳＷ５は、第２抵抗Ｒ２の第２端子と第２演算増幅器１２の反転入力端子の間に設けられる。第６スイッチＳＷ６は、第４抵抗Ｒ４の第２端子と第２演算増幅器１２の反転入力端子の間に設けられる。
【００２８】
第５抵抗Ｒ５および第７スイッチＳＷ７は、第１演算増幅器１０の出力端子と第２演算増幅器１２の反転入力端子の間に直列に設けられる。第６抵抗Ｒ６は、第１演算増幅器１０の出力端子と第１演算増幅器１０の反転入力端子の間に設けられる。第７抵抗Ｒ７は、第２演算増幅器１２の出力端子と第２演算増幅器１２の反転入力端子の間に設けられる。第６抵抗Ｒ６および第７抵抗Ｒ７は可変抵抗である。
【００２９】
以上が入力セレクタ１００の基本構成である。この入力セレクタ１００は、第１演算増幅器１０および第２演算増幅器１２それぞれの出力信号を、差動信号として出力する。続けて入力セレクタ１００のさらなる特徴を説明する。
【００３０】
第１ミュートセレクタＳＥＬ１は、その第１端子が第１演算増幅器１０の反転入力端子に接続され、その第２端子が第６抵抗Ｒ６の一端と接続され、その第３端子が第１演算増幅器１０の出力端子と接続される。第１ミュートセレクタＳＥＬ１は、その第１端子とその第２端子の間およびその第１端子とその第３端子の間が択一的に導通する。
【００３１】
第２ミュートセレクタＳＥＬ２は、その第１端子が第２演算増幅器１２の反転入力端子に接続され、その第２端子が第７抵抗Ｒ７の一端と接続され、その第３端子が第２演算増幅器１２の出力端子と接続される。第２ミュートセレクタＳＥＬ２は、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する。
【００３２】
第１キャパシタＣ１は、第６抵抗Ｒ６と並列な経路に直列に設けられる。第２キャパシタＣ２および第８スイッチＳＷ８は、第７抵抗Ｒ７と並列な経路に直列に設けられる。
【００３３】
固定電圧端子１４の電位は固定されている。たとえば固定電圧端子１４は、基準電圧ＶＲＥＦに固定することが好ましい。第１入力固定スイッチＳＷＭＳ１〜第４入力固定スイッチＳＷＭＳ４はそれぞれ、第１入力ポートＰｉ１〜第４入力ポートＰｉ４と、固定電圧端子１４の間に設けられる。
【００３４】
第１入力ポートＰｉ１に関連する第１スイッチＳＷ１、第１入力固定スイッチＳＷＭＳ１は、相補的にオンする。
また第２入力ポートＰｉ２に関連する第２スイッチＳＷ２、第５スイッチＳＷ５、第２入力固定スイッチＳＷＭＳ２は相補的にオンする。
第３入力ポートＰｉ３に関連する第３スイッチＳＷ３、第３入力固定スイッチＳＷＭＳ３は相補的にオンする。
第４入力ポートＰｉ４に関連する第４スイッチＳＷ４、第６スイッチＳＷ６、第４入力固定スイッチＳＷＭＳ４は相補的にオンする。
したがって同じ入力ポートに関連付けられるスイッチは、セレクタとして構成してもよい。
【００３５】
以上が入力セレクタ１００の構成である。続いてその動作を説明する。入力セレクタ１００は、各スイッチおよびセレクタの状態を切りかえることにより、以下の３つのモードを切りかえることができる。
（１）シングルエンド入力モード
第１入力ポートから第４入力ポートのいずれかに、シングルエンド信号を受け、差動信号に変換するモード
（２）差動信号入力モード
第１、第２入力ポートのペア、または第３、第４入力ポートのペアの一方に差動信号を受け、それを出力するモード
（３）ミュートモード
第１出力ポートＰｏ１、第２出力ポートＰｏ２の出力信号の電圧レベルを、入力信号によらずに基準電圧ＶＲＥＦに固定するモード
【００３６】
図２は、図１の入力セレクタ１００の各モードにおけるスイッチおよびセレクタの状態を示す図である。
【００３７】
（１）シングルエンド入力モード
このモードにおいて、ｉ番目（ｉ＝１〜４）の入力ポートＰｉにシングルエンド信号が入力されるとき、第ｉスイッチＳＷｉがオンし、第ｉ入力固定スイッチＳＷＭＳｉはオフする。これによりｉ番目の入力ポートの信号が、第１演算増幅器１０へと入力される。また信号が入力されない入力ポートについては、それぞれの入力固定スイッチＳＷＭＳｊ（ｊ≠ｉ）がオンする。
【００３８】
また第１ミュートセレクタＳＥＬ１が第２端子側にオンし、第１演算増幅器１０が反転型のアンチエイリアス用フィルタとして機能する。
第１演算増幅器１０によって入力信号が反転およびフィルタリングされて、第１出力ポートＰｏ１からＡ／Ｄコンバータ１０２の反転入力端子に出力される。
【００３９】
また第７スイッチＳＷ７がオンし、第１演算増幅器１０と第２演算増幅器１２がカスケードに接続される。第２ミュートセレクタＳＥＬ２は第２端子側にオンし、第８スイッチＳＷ８はオフとなり、第２演算増幅器１２は反転増幅器として機能する。第７抵抗Ｒ７の抵抗値は、反転増幅器の利得が１となるように設定される。その結果、第２出力ポートＰｏ２からＡ／Ｄコンバータ１０２の非反転入力端子に対して、第１出力ポートＰｏ１の信号が反転された信号が出力される。
【００４０】
これにより、ｉ番目の入力ポートの信号がアンチエイリアスフィルタによってフィルタリングされ、さらに差動信号に変換されてＡ／Ｄコンバータ１０２に入力される。
【００４１】
（２）差動信号入力モード
このモードにおいて、１番目、２番目の入力ポートＰｉ１、Ｐｉ２に差動信号Ｐ／Ｎが入力されるとき、第１スイッチＳＷ１、第５スイッチＳＷ５がオンする。これにより第１入力ポートＰｉ１の信号が、第１演算増幅器１０へと入力され、第２入力ポートＰｉ２の信号が第２演算増幅器１２へと入力される。また信号が入力されない入力ポートについては、それぞれの入力固定スイッチＳＷＭＳがオンする。
【００４２】
また３番目、４番目の入力ポートＰｉ３、Ｐｉ４に差動信号Ｐ／Ｎが入力されるとき、第３スイッチＳＷ３、第６スイッチＳＷ６がオンする。これにより第３入力ポートＰｉ３の信号が、第１演算増幅器１０へと入力され、第４入力ポートＰｉ４の信号が第２演算増幅器１２へと入力される。
【００４３】
第１ミュートセレクタＳＥＬ１は第２端子側にオンし、第１演算増幅器１０が反転型のアンチエイリアス用フィルタとして機能する。第２ミュートセレクタＳＥＬ２は第２端子側にオンし、第８スイッチＳＷ８はオンし、第２演算増幅器１２も第１演算増幅器１０と同様に反転型のアンチエイリアスフィルタとして機能する。このモードでは、第６抵抗Ｒ６と第７抵抗Ｒ７の抵抗値は等しく設定される。
【００４４】
差動信号入力モードでは、第７スイッチＳＷ７はオフし、第１演算増幅器１０と第２演算増幅器１２は、並列的に配置される。
【００４５】
これにより、差動信号Ｐ／Ｎが、それぞれ第１演算増幅器１０、第２演算増幅器１２によってフィルタリングされ、Ａ／Ｄコンバータ１０２へと入力される。
【００４６】
（３）ミュートモード
ミュートモードでは、第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２が第３端子側にオンする。これにより第１演算増幅器１０および第２演算増幅器１２は、基準電圧ＶＲＥＦを出力するボルテージフォロア回路として機能する。また第１入力固定スイッチＳＷＭＳ１〜第４入力固定スイッチＳＷＭＳ４がオンする。このモードにより、Ａ／Ｄコンバータ１０２の入力をともに基準電圧ＶＲＥＦに固定でき、ミュート状態を実現できる。
【００４７】
以上が入力セレクタ１００の動作である。
このように、入力セレクタ１００によれば、シングルエンド信号、差動信号の両方のフォーマットの信号を受け、それを差動入力形式を有する後段の回路ブロックへと出力することができる。
【００４８】
また第１ミュートセレクタＳＥＬ１、第２ミュートセレクタＳＥＬ２を設けることにより、ミュート状態を実現できる。
【００４９】
また、各入力ポートに入力固定スイッチＳＷＭＳを設けることにより、その入力ポートの電位が不定となるのを防止できる。また固定電圧端子１４の電位を第１演算増幅器１０および第２演算増幅器１２に対する基準電圧ＶＲＥＦと同じ電圧レベルとすることにより、非入力状態と入力状態が切りかわる際に、入力ポートの電圧レベルの変化が小さくなるという利点もある。
【００５０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５１】
４…信号処理回路、１００…入力セレクタ、１０２…Ａ／Ｄコンバータ、Ｐｉ１…第１入力ポート、Ｐｉ２…第２入力ポート、Ｐｉ３…第３入力ポート、Ｐｉ４…第４入力ポート、Ｐｏ１…第１出力ポート、Ｐｏ２…第２出力ポート、１０…第１演算増幅器、１２…第２演算増幅器、１４…固定電圧端子、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、ＳＷ７…第７スイッチ、ＳＷ８…第８スイッチ、ＳＷＭＳ１…第１入力固定スイッチ、ＳＷＭＳ２…第２入力固定スイッチ、ＳＷＭＳ３…第３入力固定スイッチ、ＳＷＭＳ４…第４入力固定スイッチ、ＳＥＬ１…第１ミュートセレクタ、ＳＥＬ２…第２ミュートセレクタ。
【特許請求の範囲】
【請求項１】
第１、第２、第３、第４入力ポートと、
その非反転入力端子に基準電圧が入力された第１演算増幅器と、
その非反転入力端子に基準電圧が入力された第２演算増幅器と、
その第１端子が前記第１入力ポートに接続された第１抵抗と、
その第１端子が前記第２入力ポートに接続された第２抵抗と、
その第１端子が前記第３入力ポートに接続された第３抵抗と、
その第１端子が前記第４入力ポートに接続された第４抵抗と、
前記第１抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第１スイッチと、
前記第２抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第２スイッチと、
前記第３抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第３スイッチと、
前記第４抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第４スイッチと、
前記第２抵抗の前記第２端子と前記第２演算増幅器の反転入力端子の間に設けられた第５スイッチと、
前記第４抵抗の前記第２端子と前記第２演算増幅器の反転入力端子の間に設けられた第６スイッチと、
前記第１演算増幅器の出力端子と前記第２演算増幅器の反転入力端子の間に直列に設けられた第５抵抗および第７スイッチと、
前記第１演算増幅器の出力端子と前記第１演算増幅器の反転入力端子の間に設けられた第６抵抗と、
前記第２演算増幅器の出力端子と前記第２演算増幅器の反転入力端子の間に設けられた第７抵抗と、
を備え、
前記第１演算増幅器および前記第２演算増幅器それぞれの出力信号を、差動信号として出力することを特徴とする入力セレクタ。
【請求項２】
その第１端子が前記第１演算増幅器の反転入力端子に接続され、その第２端子が前記第６抵抗の一端と接続され、その第３端子が前記第１演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する第１ミュートセレクタと、
その第１端子が前記第２演算増幅器の反転入力端子に接続され、その第２端子が前記第７抵抗の一端と接続され、その第３端子が前記第２演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する第２ミュートセレクタと、
をさらに備えることを特徴とする請求項１に記載の入力セレクタ。
【請求項３】
前記第６抵抗および前記第７抵抗は可変抵抗であることを特徴とする請求項１または２に記載の入力セレクタ。
【請求項４】
前記第６抵抗と並列な経路に直列に設けられた第１キャパシタと、
前記第７抵抗と並列な経路に直列に設けられた第２キャパシタおよび第８スイッチと、
をさらに備えることを特徴とする請求項１から３のいずれかに記載の入力セレクタ。
【請求項５】
前記第１入力ポートと固定電圧端子の間に設けられた第１入力固定スイッチと、
前記第２入力ポートと前記固定電圧端子の間に設けられた第２入力固定スイッチと、
前記第３入力ポートと前記固定電圧端子の間に設けられた第３入力固定スイッチと、
前記第４入力ポートと前記固定電圧端子の間に設けられた第４入力固定スイッチと、
をさらに備えることを特徴とする請求項１に記載の入力セレクタ。
【請求項６】
入力信号としてアナログオーディオ信号を受けることを特徴とする請求項１から５のいずれかに記載の入力セレクタ。
【請求項７】
請求項１から６のいずれかに記載の入力セレクタと、
前記入力セレクタからの信号をデジタル信号に変換する差動入力形式のＡ／Ｄコンバータと、
を備えることを特徴とする信号処理回路。
【請求項１】
第１、第２、第３、第４入力ポートと、
その非反転入力端子に基準電圧が入力された第１演算増幅器と、
その非反転入力端子に基準電圧が入力された第２演算増幅器と、
その第１端子が前記第１入力ポートに接続された第１抵抗と、
その第１端子が前記第２入力ポートに接続された第２抵抗と、
その第１端子が前記第３入力ポートに接続された第３抵抗と、
その第１端子が前記第４入力ポートに接続された第４抵抗と、
前記第１抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第１スイッチと、
前記第２抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第２スイッチと、
前記第３抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第３スイッチと、
前記第４抵抗の第２端子と前記第１演算増幅器の反転入力端子の間に設けられた第４スイッチと、
前記第２抵抗の前記第２端子と前記第２演算増幅器の反転入力端子の間に設けられた第５スイッチと、
前記第４抵抗の前記第２端子と前記第２演算増幅器の反転入力端子の間に設けられた第６スイッチと、
前記第１演算増幅器の出力端子と前記第２演算増幅器の反転入力端子の間に直列に設けられた第５抵抗および第７スイッチと、
前記第１演算増幅器の出力端子と前記第１演算増幅器の反転入力端子の間に設けられた第６抵抗と、
前記第２演算増幅器の出力端子と前記第２演算増幅器の反転入力端子の間に設けられた第７抵抗と、
を備え、
前記第１演算増幅器および前記第２演算増幅器それぞれの出力信号を、差動信号として出力することを特徴とする入力セレクタ。
【請求項２】
その第１端子が前記第１演算増幅器の反転入力端子に接続され、その第２端子が前記第６抵抗の一端と接続され、その第３端子が前記第１演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する第１ミュートセレクタと、
その第１端子が前記第２演算増幅器の反転入力端子に接続され、その第２端子が前記第７抵抗の一端と接続され、その第３端子が前記第２演算増幅器の出力端子と接続され、その第１端子とその第２端子の間およびその第１端子とその第３端子の間の一方が択一的に導通する第２ミュートセレクタと、
をさらに備えることを特徴とする請求項１に記載の入力セレクタ。
【請求項３】
前記第６抵抗および前記第７抵抗は可変抵抗であることを特徴とする請求項１または２に記載の入力セレクタ。
【請求項４】
前記第６抵抗と並列な経路に直列に設けられた第１キャパシタと、
前記第７抵抗と並列な経路に直列に設けられた第２キャパシタおよび第８スイッチと、
をさらに備えることを特徴とする請求項１から３のいずれかに記載の入力セレクタ。
【請求項５】
前記第１入力ポートと固定電圧端子の間に設けられた第１入力固定スイッチと、
前記第２入力ポートと前記固定電圧端子の間に設けられた第２入力固定スイッチと、
前記第３入力ポートと前記固定電圧端子の間に設けられた第３入力固定スイッチと、
前記第４入力ポートと前記固定電圧端子の間に設けられた第４入力固定スイッチと、
をさらに備えることを特徴とする請求項１に記載の入力セレクタ。
【請求項６】
入力信号としてアナログオーディオ信号を受けることを特徴とする請求項１から５のいずれかに記載の入力セレクタ。
【請求項７】
請求項１から６のいずれかに記載の入力セレクタと、
前記入力セレクタからの信号をデジタル信号に変換する差動入力形式のＡ／Ｄコンバータと、
を備えることを特徴とする信号処理回路。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−１５６８５（Ｐ２０１２−１５６８５Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１４８６７９（Ｐ２０１０−１４８６７９）
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]