デジタルアナログ変換のための回路が説明される。その回路は、デジタルアナログ変換器（ＤＡＣ）を備える。ＤＡＣは、ダブルカスケード電流源と差動電流モードスイッチ（ＤＣＭＳ）とを備える。回路は、差動電流（ＤＣ）オフセットステージをさらに備える。回路は、また、負荷減衰器を備える。ダブルカスケード電流源は、ＤＣＭＳとレール電圧との間にあるとしてもよい。 （もっと読む）

【課題】Ａ／Ｄ変換に際して、信号レベルにオフセットを与えた場合において、実用上充分な程度にまで正確に元の信号を復元する。
【解決手段】アナログの入力信号について、サンプルホールド周期1/fsによるサンプルホールドを行う。このサンプルホールド信号が閾値を超えて遅延時間1/2fsを経過したタイミングで、サンプルホールド信号に対するオフセットの付与を開始する。この信号をサンプリング周波数2fsのデジタル信号に変換する。オフセット後の復元処理では、オフセット付与の開始時に得られる、オフセット付与前のレベルと、次のオフセットが付与されたレベルとから実際のオフセットレベルを求めて信号レベルを復元する。 （もっと読む）

【課題】Ａ／Ｄ変換時間をより短くする。
【解決手段】Ａ／Ｄコンバータ２０は、Ａ／Ｄ変換対象である第１の信号電圧の１つ前の第２の信号電圧を保持する保持回路２３と、第１の信号電圧から第２の信号電圧を減算して得られる差分に基準電圧を加算する演算回路２１と、第１の信号電圧が第２の信号電圧より高いか否かを判定する判定回路２２と、第１の信号電圧が第２の信号電圧より高い場合に基準電圧を初期値として上昇し、第１の信号電圧が第２の信号電圧より低い場合に基準電圧を初期値として下降する比較電圧を生成する生成回路２７と、演算回路２１による演算値と比較電圧とを比較するコンパレータ２４と、コンパレータ２４による比較結果が一致するまでの期間をデジタル値に変換する変換回路３１とを含む。 （もっと読む）

【課題】回路規模を大きくすること無くＡＤ変換の分解能を大きくできる技術を提供する。
【解決手段】アナログ信号をデジタル信号へ変換するＡＤ変換部と、ＡＤ変換部で生じる、特定のタイミングで標本化したアナログ信号を量子化する際に生じる量子化誤差を保存する量子化誤差保存部と、量子化誤差保存部が保存した量子化誤差を、特定のタイミングよりも後に標本化されたアナログ信号に加える量子化誤差加算部と、ＡＤ変換部から出力されるデジタル信号のデジタル量を既定サンプル数で平均化することにより、デジタル量の変動を減衰させる減衰部と、を備えるＡＤ変換器を提供する。 （もっと読む）

【課題】パイプライン型Ａ／ＤコンバータとΔΣ型Ａ／Ｄコンバータの双方の機能を有するＩＣチップ等を、小型の通信装置に容易に搭載できるようにするために、回路全体の面積を削減すること。
【解決手段】減算器１等と、サンプルホールド回路Ｓ＆Ｈ＿１等と、Ａ／Ｄ変換器ＡＤ１等と、Ｄ／Ａ変換器ＤＡ１等と、を含むステージを複数段従属接続して構成されたＡ／Ｄ変換装置であって、パイプライン型Ａ／Ｄ変換処理を実行する第１の動作モードと、ΔΣ型Ａ／Ｄ変換処理を実行する第２の動作モードと、を切り替えることで、異なるＡ／Ｄ変換処理を実行可能であり、第１の動作モード時と第２の動作モード時とにおいて、複数のステージのうち少なくとも１つのステージにおける、減算器、サンプルホールド回路、およびＡ／Ｄ変換器を共用することを特徴とするＡ／Ｄ変換装置。 （もっと読む）

【課題】動作クロックの周期を定める遅延量を単純な構成で調整できる非同期式の逐次比較型ＡＤ変換器を提供する。
【解決手段】逐次比較型ＡＤ変換器は、デジタルコードに基づいてアナログ電圧を生成するＤＡＣと、ＤＡＣの出力であるアナログ電圧を入力とするコンパレータと、コンパレータの出力に基づいてデジタルコードを逐次変化させていくことにより、外部クロック信号からサンプルした入力電圧のデジタルコードを生成するＤＡＣ制御回路と、コンパレータの出力の信号状態変化を遅延させて生成した信号遷移によりコンパレータをリセットする遅延回路と、外部クロック信号のサイクルの間に発生する信号遷移の個数を計数し、信号遷移の計数値に応じて遅延回路の遅延量を調整する遅延量調整回路とを含む。 （もっと読む）

【課題】より高精度にAD変換する。
【解決手段】ランプ部19は、時間の経過とともに増加または減少する参照信号を生成する。比較部108は、アナログ信号の入力に係るタイミングでアナログ信号と参照信号の比較処理を開始し、参照信号がアナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する。VCO101は、複数の同一構成の遅延ユニットを有し、比較処理の開始に係るタイミングで遷移動作を開始する。カウント部103は、VCO101からのクロックをカウントする。下位ラッチ部105は、比較処理の終了に係る第１のタイミングで、複数の遅延ユニットの論理状態である下位論理状態をラッチする。上位ラッチ部107は、上記第１のタイミングで、カウント部103の論理状態である上位論理状態をラッチする。演算部117は、下位ラッチ部105および上位ラッチ部107のデータに基づいてデジタル信号を算出する。 （もっと読む）

【課題】パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する装置において、変換式を用いることなく、入出力特性を理想特性（直線）に設定できるようにする。
【解決手段】パルス遅延回路と符号化回路とで構成されるＴＡＤ（時間Ａ／Ｄ変換装置）を備えた装置において、オフセット電圧Ｖｏｆｆにアナログ入力信号Ｖｉｎを加えた第１電圧と、オフセット電圧Ｖｏｆｆからアナログ入力信号Ｖｉｎを減じた第２電圧（Ｖｏｆｆ−Ｖｉｎ）とを生成し、各電圧をＴＡＤでＡ／Ｄ変換し、そのＡ／Ｄ変換結果ＤＴ１，ＤＴ２の差をとることでＡ／Ｄ変換データＤＴ０を生成する。また、この装置には、基準電圧をＡ／Ｄ変換したＡ／Ｄ変換結果を基準データとして記憶するラッチ回路を設け、Ａ／Ｄ変換対象となるアナログ入力信号Ｖｉｎの入力時には、Ａ／Ｄ変換結果をラッチ回路に記憶された基準データにて除算することにより、温度補正する。 （もっと読む）

【課題】定電流源の精度ばらつきがあっても、単調増加特性を確保できるＤ／Ａ変換器を提供する。
【解決手段】第１〜第４定電流源Ｉｇ１〜Ｉｇ４の中から１つ選択し、その選択した定電流源の定電流を４つに分流して４個の単位電流源を生成し、デジタル値が１つ増加する毎に、その生成した４個の単位電流源の単位電流を使って加算して下位ビット用の第１アナログ電流Ｉａ１を生成するとともに、下位ビット用の第１アナログ電流Ｉｇ１を生成するために先に選択されて４個の単位電流源を生成した１つ又は複数の定電流源の定電流にて上位ビット用の第２アナログ電流を生成し、下位ビット用の第１アナログ電流Ｉａ１と上位ビット用の第２アナログ電流Ｉａ２とを加算してアナログ電流ＩＡを順次生成するようにした。 （もっと読む）

【課題】カレントミラー回路の補償回路を工夫して、回路規模増を伴うことなく、ｎビッ
トのＤＡ変換器や、ＡＤ変換器等の基準電流を発生できるようにすると共に、残差アンプ
の温度に対する安定度を改善できるようにする。
【解決手段】ｎビットＡＤ変換出力をデジタルアナログ変換して、残差アンプＵ１１にア
ナログ信号を出力するｎビットＤＡ変換器ＤＡ１と、この出力をデジタルアナログ変換し
て、残差アンプＵ１２にアナログ信号を出力するｎビットＤＡ変換器ＤＡ２とに基準電流
を供給する基準電流発生部５０６を備え、所定の基準電流から、Ｕ１１の温度ドリフトに
トラッキングした基準電流を生成するカレントミラー回路１１１と、この出力電流をＤＡ
Ｃ及びＡＤＣの基準電流として仲介するカレントミラー回路１２４と、この基準電流から
、Ｕ１２の温度ドリフトにトラッキングした基準電流を生成するカレントミラー回路１３
１とを有するものである。 （もっと読む）

【課題】シングルスロープ積分型ＡＤ変換用の参照信号の傾きを高精度に制御できるＤＡ変換装置を提供する。
【解決手段】参照信号を得る第１ＤＡ変換部３０２に対して、第２ＤＡ変換部３０４で得られたＤＡ出力電流Ｉgainに基づいてゲイン制御を加える。電流源セル部３５０内の各電流源セル３５３，３５５は、ＤＡ出力電流Ｉgainに応じたバイアス電圧Ｖbaisでその動作電流が規定される。第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 （もっと読む）

【課題】ＤＡコンバータの誤差を短時間で測定する。
【解決手段】ＤＡコンバータの特性を測定する測定装置であって、デジタルの入力値をインクリメントまたはデクリメントしてＤＡコンバータに供給する供給部と、供給されたそれぞれの入力値に対応してＤＡコンバータから出力されたアナログ信号の出力値をサンプリングするサンプリング部と、所定ステップ量の差がある２つの入力値毎に、対応する２つの出力値の間の変化量を算出する変化量算出部と、変化量算出部が算出した変化量を順次に記憶する変化量メモリと、変化量メモリに記憶された変化量のそれぞれについて、理想変化量に対する誤差を順次に算出し、順次に算出した誤差のうちの最大値を出力する演算処理部と、を備える測定装置を提供する。 （もっと読む）

【課題】ビット数の増加に伴うスイッチ数の増加を抑制し、面積の増大を防止することができるＤ−Ａ変換回路を提供すること。
【解決手段】本発明の一態様に係るＤ−Ａ変換回路は、抵抗ストリング１９０、第１選択回路１９１、アンプ回路１９２、第２選択回路１９３、第３選択回路１９４を備える。抵抗ストリング１９０は、上限電圧、下限電圧、中間電圧を含む複数の電圧を生成する。第１選択回路１９１は、下位ビットに応じて、複数の電圧のうちの中間電圧以下の第１電圧を選択して出力する。第２選択回路１９３は、上位ビットに応じて、複数の電圧のうちの中間電圧以上の電圧又は低位電源電圧のいずれかを選択して第２電圧を出力する。第３選択回路１９４は、上位ビットに応じて、下限電圧又は低位電源電圧を選択して第３電圧を出力する。アンプ回路１９２は、第１電圧と第２電圧とを加算し、第３電圧を減算して、出力電圧を出力する。 （もっと読む）

【課題】補正後のオフセット電圧の上限値を補正回路の補正分解能Δよりも小さくすることができる高精度のアナログ／デジタル変換回路を提供すること。
【解決手段】入力されたアナログ信号をデジタル信号に変換する通常モードと、比較器のオフセット電圧を補正する補正モードと、を備えたアナログ／デジタル変換回路であって、通常モードにおいて、アナログ信号が入力される第１のアナログ信号入力端子と、第１の基準信号が入力される第１の基準信号入力端子とを有する第１の比較器と、第１の比較器が有するオフセット電圧を補正する第１の補正回路と、を備え、補正モードにおいて、第１のアナログ信号入力端子と第１の基準信号入力端子とに入力される基準信号の電位差が、第１の補正回路の補正分解能をΔ_１とした場合、ｎ_１Δ_１＋Δ_１／２（ｎ_１：整数）であるアナログ／デジタル変換回路。 （もっと読む）

【課題】アナログ／デジタル変換回路内の低雑音信号の分解能を改善するシステムおよび方法を提供すること。
【解決手段】Ａ／Ｄ変換回路の信号処理回路に接続されるとアナログ入力電圧信号に疑似雑音を追加する、簡単で低コストの疑似雑音生成回路が開示される。追加の疑似雑音は、後の変換処理動作でオーバーサンプリングおよび加算または平均化が使用されるとき、アナログ／デジタル変換の分解能を改善するのに有益である。この回路は、少なくとも２つの並列分岐で構成された複数の抵抗から構成される。各分岐には、個々に切替え可能な電圧源出力が接続される。その結果得られるアナログ電圧は、オンになった切替え可能な電圧源出力の組合せおよび電圧出力が印加される分岐に応じて、これらの分岐に対する共通の終端点で測定することができる。時間が経つにつれて、オンになった切替え可能な電圧源出力の組合せを変化させることによって、知られているアナログ疑似雑音信号が生成される。 （もっと読む）

【課題】コンパレータの遅延に起因して発生するオフセット成分の影響を低減したい。
【解決手段】容量アレイ回路１００は、複数の入力信号を受け、それらを合成して一つの出力信号を生成して出力する。コンパレータＣＰは、容量アレイ回路１００の出力信号を受ける。電流源ＩＳは、所定の固定電圧源と当該スイッチトキャパシタ回路３００の出力端子との間に設けられ、コンパレータＣＰの出力信号が変化するまで、電流を当該出力端子に供給する。容量アレイ回路１００は、複数の入力容量Ｃｓは、複数の入力信号をそれぞれ並列に受ける。追加調整容量Ｃｅｘは、コンパレータＣＰの遅延に起因するオフセット成分を補償するための電荷を蓄える。複数の入力容量Ｃｓおよび追加調整容量Ｃｅｘのそれぞれの出力端子が一つに結合されている。 （もっと読む）

【課題】複数の出力部を並列接続して出力電流を増加させる構成の電圧出力装置では、各出力部の出力電流を均一化するために、出力側に抵抗を挿入しなければならない。このため、この抵抗によって電力損失が増加し、また発熱が発生するという課題があった。また、急激な負荷変動に対応するために出力側に抵抗を挿入することがあるが、この抵抗によって電力損失や発熱が発生するという課題があった。本発明はこのような課題を解決することを目的にする。
【解決手段】各出力部内に出力電流を検出する電流検出部を設け、この電流検出部の出力と入力信号を加算して、電流が増加すると出力電圧が低下するようにした。また、全出力部内の電流検出部の出力信号を加算し、この加算信号を各出力部の入力信号供給するアンプに帰還するようにした。電流検出部に用いる抵抗は抵抗値が小さいものを用いることができるので、電力損失や発熱を増加させることなく出力電流を均一化でき、かつ負荷変動に対処する出力抵抗を模擬できる。 （もっと読む）

【課題】デジタル-アナログコンバーター (DAC)装置と方法を提供する。
【解決手段】デジタル-アナログコンバーター (DAC) モジュールは、第一データレートを有し、第一周波数に関連する入力デジタル信号を受信し、DAC モジュールは、第一周波数より高い第二周波数を有する同期信号も受信する。DAC モジュールは、ゼロ値と交互に起こる入力デジタル信号のビット値を有する第一デジタル信号を生成し、第一デジタル信号は、第一データレートより高いデータレートを有するアップサンプリング回路と、時間周期により、第一デジタル信号を遅延させ、第二デジタル信号を生成する遅延回路と、第一デジタル信号に基づいて、第一アナログ信号を生成し、同期信号により同期化される第一DACセルと、第二デジタル信号に基づいて、第二アナログ信号を生成し、同期信号により同期化される第二DACセルと、第一と第二アナログ信号を合計して、第三アナログ信号を生成する加算器と、を含む。 （もっと読む）

【課題】本発明は、電源信号の周波数を測定する周波数測定部を設けることなく入力信号に含まれる電源周波数成分ノイズの影響の少ない計測を行える計測機器を実現することを目的とする。
【解決手段】本発明は、入力信号を入力し、計測を行う計測機器において、あらかじめ定められたＡＤ周期で、前記入力信号をアナログ信号からデジタルデータに変換する積分型ＡＤ変換部と、この積分型ＡＤ変換部の出力値を入力し、その出力値に基づいてＡＤ周期を求め、このＡＤ周期を積分型ＡＤ変換部に設定する制御部とを備えたことを特徴とするものである。 （もっと読む）

【課題】アナログ信号を精度よく高分解能でデジタル信号に変換するアナログデジタル変換装置を提供する。
【解決手段】アナログデジタル変換装置が、アナログ入力信号Ｖ_ｉｎに応じてパルス信号を遅延させる複数の遅延ユニット１が接続されたパルス遅延回路１０１と電圧Ｖ_ＣＫに応じて基準クロックＣＫ０を遅延させ、一定間隔の位相に遅延させた複数のサンプリングクロックＣＫを出力するクロック発生回路２０１と、サンプリングクロックＣＫに同期してパルス信号の位置を検出し、数値データを出力する複数のパルス位置数値化部１０３と、クロック発生回路２０１の遅延ユニットにおける遅延時間が遅延ユニット１の遅延時間をパルス位置数値化部１０３の個数で除算した値と等しくなる電圧Ｖ_ＣＫを生成する昇圧回路２０２と、全ての数値データを加算し、加算結果を出力する加算部１０４と、を備える。 （もっと読む）