【課題】複数のＤＡ変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、ＳＦＤＲを拡大させることができるＤＡ変換装置を提供する。
【解決手段】デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。ＤＡ変換装置１は、データ選択用スイッチ１１と、複数のＤＡ変換器としての第１のＤＡ変換器１２及び第２のＤＡ変換器１３と、切替手段としてのアナログ信号切替用スイッチ１４と、分周器１５とを有している。各ＤＡ変換器１２，１３の積分非直線性誤差特性の非線形歪特性は、互いに逆の特性である。第１，２のＤＡ変換器１２，１３の積分非直線性誤差特性は、第１，２のＤＡ変換器１２，１３の両方の積分非直線性誤差を平均すると、ゼロに近づくような特性である。 （もっと読む）

【課題】Ａ／Ｄ変換特性を改善できるＡ／Ｄ変換回路、集積回路装置及び電子機器等を提供すること。
【解決手段】Ａ／Ｄ変換回路は、逐次比較における比較動作を行う比較部５０と、逐次比較により更新される逐次比較用データＲＤＡを記憶する逐次比較レジスターＳＡＲを有する制御回路２０と、を含む。制御回路２０は、Ａ／Ｄ変換回路の入力信号ＶＩＮと出力データＤＯＵＴの間の非線形性を補正するための補正用データＤＴＲを、逐次比較用データＲＤＡの中の１または複数のビットに基づいて比較部５０に出力する。比較部５０は、補正用データＤＴＲに基づいて、Ａ／Ｄ変換回路の非線形性を補正する。 （もっと読む）

【課題】固体撮像装置を大型化させることなく、Ａ／Ｄ変換回路の動作に起因する入力およびＧＮＤの電圧レベルの変動を低減し、出力するデジタル値の変動（誤差）を低減することができる固体撮像装置を提供する。
【解決手段】光電変換素子のリセット信号と画素信号とを出力する画素が二次元の行列状に複数配置された画素部と、所定の１つの画素からのリセット信号および画素信号が順次入力される第１の容量と、画素信号とリセット信号との差を保持する第２の容量とを具備し、差分信号を出力するアナログ信号処理部と、差分信号の大きさに応じた遅延時間でパルス信号を遅延させる遅延素子がリング状に複数段接続された遅延回路と、パルス信号の遅延回路内の伝播を検出した結果に基づいたデジタル信号を生成するアナログ・デジタル変換器と、アナログ信号処理期間とサンプリング期間とで第１の容量の接続を切り替える切り替え回路と、を備える。 （もっと読む）

【課題】 電子装置における受信回路の面積及び消費電力を低減することができる。
【解決手段】 本受信回路は、受信データを異なるタイミングでサンプリングする複数のサンプリング回路（ＳＷｓ）と、複数のサンプリング回路によりサンプリングされたそれぞれのデータを保持する複数のホールド回路（Ｃ）と、複数のホールド回路からの出力に基づき、入力信号の等化及び補間の度合いを決定するためのパラメータを算出するパラメータ算出回路（７０、７２、７４）と、パラメータ算出回路により算出されたパラメータに基づき、複数のホールド回路のそれぞれの出力に対し重み付けを行う重み付け回路（７６）と、重み付け回路により重み付けが行われたホールド回路の出力データを合成して出力する出力回路（Ｎ３）と、を備えることを特徴とする受信回路。 （もっと読む）

【課題】光信号を復調する際に、サンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させたアナログ・デジタル変換を実現する。
【解決手段】フォールディング回路100に、入力信号光を互いに等しい光強度を有するＮ個の信号光に分配する信号光分配部110と、入力参照光を互いに異なる光強度を有するＮ個の参照光に分配する参照光分配部120と、Ｎ個の信号光とＮ個の参照光との光強度から入力信号光の光強度を量子化したＮビットの温度計コードを導出し、この温度計コードの論理を１ビットおきに反転させた反転温度計コードの各ビットの総和の出力を、入力信号光の光強度の変化に応じて折り返される折返し信号として出力する折返し信号出力部130とを備える。 （もっと読む）

【課題】処理負荷の増大を抑制しつつ、アナログ信号の出力レベルの精度を向上させる。
【解決手段】本発明のデジタルアナログ変換装置は、Ｎビットのデジタル信号をアナログ信号に変換して出力するＤＡコンバータと、所定のサンプリング周期で入力されるＭ（Ｍ＞Ｎ）ビットのデジタル信号に示される第１の値を、Ｎビットのデジタル信号で示される範囲内の第２の値となるように所定比で縮小して出力するスケール変換部と、第２の値をＮビットのデジタル信号で示される第３の値に変換して出力するビット長変換部と、所定のサンプリング周期内で、第２の値と第３の値との誤差を示す第４の値を入力値とする所定の演算を複数回行い、演算結果が０である場合には第３の値を、演算結果が正である場合には、第３の値から１を減算した第５の値を、演算結果が負である場合には、第３の値に１を加算した第６の値を、ＤＡコンバータに出力する出力値決定部と、を有する。 （もっと読む）

【課題】より一層の高精度化が可能なＡ／Ｄ変換器を提供する。
【解決手段】制御回路（制御手段）５は、積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われるように入力切替部２を制御する機能を有する。第１の二重積分における第２積分期間に対応したカウント値からなる第１のカウント値と第２の二重積分における第２積分期間に対応したカウント値からなる第２のカウント値とが入力されるディジタル回路７を備える。ディジタル回路７は、第１のカウント値ごとに、第１のカウント値の前後１つずつの第２のカウント値の平均値を第１のカウント値から減算した差分値を求めてディジタル値として出力する機能を有する。 （もっと読む）

【課題】温度変化にかかわらず高い変換精度を得る。
【解決手段】第１パルス周回回路６はアナログ入力電圧Ｖinで動作し、第２パルス周回回路７は規定電圧Ｖｃとアナログ入力電圧Ｖinとの差電圧で動作する。第３パルス周回回路８は参照電圧Ｖｒで動作する。クロック信号ＣＬＫの周期ごとに、カウンタ２３〜２５は各パルス周回数をカウントし、ラッチ＆エンコーダ１７〜１９は各パルス位置をラッチする。パルス周回数とパルス位置とからなる周回データの今回値と前回値の差分値を演算してデジタルデータＤ１、Ｄ２、Ｄ４（＝Ｙｒ）とし、Ｄ１−Ｄ２よりＤ３（＝Ｙ）を演算する。その後、Ｙ／（Ｙｒ−Ｙ０）を演算してＡ／Ｄ変換データを得る。Ｙ０はＲＯＭから読み出され、パルス周回回路６、７、８の温度特性が０となる電圧に対する周回データである。 （もっと読む）

【課題】従来の四重積分型Ａ／Ｄ変換器に比べて、精度の低下を防止しつつ単位時間当たりの変換回数を増やすことが可能なＡ／Ｄ変換器を提供する。
【解決手段】積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われる。ディジタル回路７は、第１の二重積分における第２積分期間に対応した第１のカウント値を被減数、第２の二重積分における第２積分期間に対応した第２のカウント値を減数として被減数から減数を減算して得た差分値をディジタル値として出力する機能を有し、差分値を求めるにあたり、第２のカウント値を時系列で入力される２つの第１のカウント値に対する減数として共用する。 （もっと読む）

【課題】デジタル処理の負担を少なくする。
【解決手段】出力データの上位側から１ビットずつ特定される対象ビット毎に、対象ビットの重みに応じたパルス幅またはパルス数のパターン信号を発生するパターン発生部と、パターン信号の発生毎に対象ビットの値を判定するための判定値に応じてパターン信号を積分し、パターン信号毎の積分値を累積した参照信号を出力する積分部と、各々のパターン信号の発生が終了する毎に、入力信号と参照信号とを比較する比較部と、各ビットの値を対応するパターン信号の発生が終了した後の比較結果に応じた値とした出力データを出力する出力部と、を備えるＡＤ変換装置を提供する。 （もっと読む）

【課題】従来のΔΣ型のＡ／Ｄ変換器を用いたＤＣオフセット補正は過大入力があると発振し正常にＡ／Ｄ変換できないことから、利得アンプの利得を最小に設定しオフセットを測定していたために精度が悪く、またＤＣ値の測定にはＡ／Ｄ変換後にデジタルローパスフィルタが必要であり低速で回路規模が大きくなる課題を有していた。
【解決手段】ＤＣオフセット補正時にΔΣ型のＡ／Ｄ変換器３０８の内部の量子化器を用いることで、利得アンプ３０５の利得を大きくとりながら、過大入力があっても発振せず正常にかつ高速にＡ／Ｄ変換結果が得られる。また、Ａ／Ｄ変換器３０８の出力側にデジタルローパスフィルタを必要としないため、小規模な付加回路で実現可能である。 （もっと読む）

【課題】画素情報の読出し速度を向上させることが可能な半導体装置および固体撮像装置を提供する。
【解決手段】カラムＡＤＣは、ＰＧＡ２２と、縦列接続された２つの巡回型ＡＤＣとを含む。ＰＧＡ２２は、画素の黒レベルおよび信号レベルの差分を増幅した信号にＶｒｅｆを加算した電位をＰＧＡ画素情報として出力する。第１ＡＤＣ２４＿１は、Ｖｒｅｆを参照電位としてサンプリングして保持するとともに、ＰＧＡ画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるｉ行の画素情報に応じてデジタル値の中の上位ビットを生成すると、（ｉ＋１）行の画素情報のサンプリングを開始する。第２ＡＤＣ２４＿２は、第１ＡＤＣ２４＿１が（ｉ＋１）行の画素情報をサンプリングして保持するのと並行して、第１ＡＤＣ２４＿１によって生成された上位ビットに応じて該デジタル値の中の下位ビットを生成する。 （もっと読む）

【課題】無信号時のデルタシグマ型変調回路の出力ノイズを抑圧し、デルタシグマ型変調回路を用いたＤ／Ａ変換器の出力オフセット電圧を抑圧する。
【解決手段】デルタシグマ型変調回路の入力段に対する入力信号の有無を検出する入力信号検出手段と、デルタシグマ型変調回路の出力段から出力される出力信号の電位情報を検出する第１の電位情報検出手段と、第１の電位情報検出手段によって検出された電位情報に基づいて出力信号の第１の電位情報を出力する第１の電位情報出力手段と、２種類のディザ信号を出力するディザ信号出力手段と、ディザ信号出力手段により出力されたディザ信号の中から１種類のディザ信号を択一的に選択する選択手段とを備え、入力信号が無信号状態であることが検出されると、第１の電位情報の出力結果に対応して、ディザ信号の中から１種類のディザ信号を択一的に選択し、入力段に対して印加する。 （もっと読む）

【課題】Ａ／Ｄ変換特性を改善しながらダイナミックレンジの減少も抑止できるＡ／Ｄ変換回路、Ａ／Ｄ変換方法等の提供。
【解決手段】Ａ／Ｄ変換回路は比較回路１０と制御回路２０と逐次比較用データをＤ／Ａ変換する第１のＤ／Ａ変換回路ＤＡＣ１と時間的に変化するコードデータをＤ／Ａ変換する第２のＤ／Ａ変換回路ＤＡＣ２と補正部８０を含む。比較回路１０は、入力信号のサンプリング信号とコード信号の加算信号とＤ／Ａ出力信号とを比較する処理、或いはサンプリング信号とＤ／Ａ出力信号とコード信号の加算信号とを比較する処理を行い、制御回路２０は逐次比較結果データとコードデータとに基づき求められる出力データを入力信号のＡ／Ｄ変換データとして出力する。補正部８０はコードデータを用いたコードシフトにより逐次比較結果データがオーバーフローするのを補正する補正処理を行う。 （もっと読む）

【課題】多チャネル量子化器および量子化の方法を提供する。
【解決手段】１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。ＡＤＣはまた、複数のチャネルに接続され、時間的に変化する基準信号を供給するように構成されたランプ発生器１１６を含む。 （もっと読む）

【課題】ＡＤ変換装置を同一チップ上に搭載した固体撮像装置において、回路規模、消費電力、消費電流、インタフェース用配線数、ノイズなどの問題を解消する。
【解決手段】電圧比較部２５２とカウンタ部２５４とを有するカラムＡＤ回路２５を垂直信号線１９ごとに設ける。電圧比較部２５２は、行制御線１５ごとに垂直信号線１９を経由し入力される画素信号と参照電圧RAMPとを比較し、リセット成分や信号成分の各大きさに対応した時間軸方向に大きさを持つパルス信号を生成する。カウンタ部２５４は、電圧比較部２５２の比較完了までパルス信号の幅をクロックＣＫ０でカウントし、比較完了時点のカウント値を保持する。通信・タイミング制御部２０は、１回目は電圧比較部２５２でリセット成分を比較処理しカウンタ部２５４がダウンカウントする一方、２回目は電圧比較部２５２で信号成分を比較処理しカウンタ部２５４がアップカウントするように制御する。 （もっと読む）

【課題】ダイナミックレンジと分解能を両立させつつ高速なＡＤ変換ができるＡＤ変換システムを提供することを課題とする。
【解決手段】アナログ信号をデジタル信号に変換するＡＤ変換システム１であって、アナログ入力信号をＡＤ変換器１５の複数のチャネル（Ｃｈ１，Ｃｈ２，Ｃｈ３）別に複数の電圧範囲に分割する分割手段１３，１４と、分割手段１３，１４で分割された異なる電圧範囲毎のアナログ入力信号をＡＤ変換器１５の各チャネルでそれぞれＡＤ変換する分割ＡＤ変換手段１５（Ｃｈ１，Ｃｈ２，Ｃｈ３）と、分割ＡＤ変換手段１５でＡＤ変換された異なる電圧範囲毎のデジタル信号を合成する合成手段１６とを備えることを特徴とする。 （もっと読む）

【課題】動作用電源電圧の中央付近の電圧を含む広範囲のアナログ入力電圧に対し、温度変化にかかわらず高い変換精度を得られ、補正演算や事前の特性測定を不要とする。
【解決手段】第１パルス周回回路２は規定電圧Ｖccとアナログ入力電圧Ｖinとの差電圧で動作し、第２パルス周回回路３はアナログ入力電圧Ｖinで動作する。第１カウンタ２０はパルス周回回路２、３のパルス周回数差を出力する。第３パルス周回回路４は規定電圧と設定電圧Ｖsetとの差電圧で動作し、第４パルス周回回路５は設定電圧Ｖsetで動作する。第２カウンタ２１はパルス周回回路４、５のパルス周回数差を出力する。パルス周回回路２〜５を同時に周回動作させ、第２カウンタ２１の出力値が規定値Ｙに達すると変換データ出力処理信号Ｓａを出力し、その時の第１カウンタ２０の出力値をＡ／Ｄ変換データとして出力する。 （もっと読む）

【課題】配線数を削減する。
【解決手段】アナログデジタル変換装置は、異なる複数の参照電圧の各々と入力信号電圧とを並列的に比較する複数のコンパレータと、入力信号電圧をアナログ入力信号電圧又は複数の参照電圧の何れか一つに対応する電圧に切り替えるスイッチ部と、複数のコンパレータの比較結果をデジタル信号に変換するエンコーダと、複数のコンパレータの中の補正対象のコンパレータにおいて入力信号電圧が参照電圧に対応する電位となるようにスイッチ部を制御し、補正対象のコンパレータで生じるオフセット電圧を補正するための補正データを前記デジタル信号に基づいて生成し、補正対象のコンパレータへ出力するデジタルアシスト回路と、を備える。 （もっと読む）

【課題】高精度な演算増幅器が不要で、低電力動作、高速動作が可能で、しかも小型化が容易なＡＤ変換器および信号処理システムを提供する。
【解決手段】第１のアナログ信号および第１のアナログ信号の電圧値と第１の基準電圧および第２の基準電圧の差電圧との差に応じた電圧値の第２のアナログ信号を入力し、第１のアナログ信号の電圧値と第２のアナログ信号から生成した中間電圧値の第３のアナログ信号を生成し、第１、第２、および第３のアナログ信号を出力する信号生成部２１と、第１のアナログ信号の電圧値と第２のアナログ信号の電圧値を比較し、比較結果に応じた値のデジタルデータを出力する比較部２２と、比較部２２の比較結果に応じて信号生成部２１から出力される第１のアナログ信号、第２のアナログ信号、および第３のアナログ信号の第１の出力部および第２の出力部への入力を切り替える切替部２５とを有する。 （もっと読む）