【課題】アナログデジタル変換器を２系統備えたアナログデジタル変換装置において、連続的なアナログデジタル変換処理を行ないつつ、オフセット電圧誤差をキャンセルできるようにする。
【解決手段】第２アナログデジタル変換器への入力を、入力アナログ信号と基準電位とで切り替えるスイッチと、スイッチが基準電位に切り替えられた際の第２アナログデジタル変換器の出力値を記憶する第２レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果と第２レジスタの記憶値との和から、スイッチが入力アナログ信号に切り替えられた際の第２アナログデジタル変換器の出力値を差し引く第１演算部と、第１演算部の出力値を記憶する第１レジスタと、第１アナログデジタル変換器における入力アナログ信号の変換結果から第１レジスタの記憶値を差し引いて出力デジタル信号とする第２演算部とを備える。 （もっと読む）

【課題】ノイズを低減する。
【解決手段】アナログの入力信号に応じた差動の入力電圧を発生する差動増幅器と、比較データに応じた差動の比較電圧から差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、コンパレータの比較結果に基づき差動の出力電圧をほぼ０とする比較データを特定して、特定した比較データを出力データとして出力する制御部と、差動増幅器のコモン電位および差動ＤＡ変換器のコモン電位の少なくとも一方を、コンパレータのコモン電位の目標値に応じて設定する設定部と、を備えるＡＤ変換装置を提供する。 （もっと読む）

【課題】マイコンが有する複数の構成要素のうちいずれかが故障したことを効率的に検出すること。
【解決手段】本発明に係る電子制御システム１は、故障検出用のデジタルデータを格納する記憶部１３１、１３２と、演算機能を有する算術演算器１７１と、ＡＤ変換器１４１と、を有する制御マイコン１１０と、算術演算器１６１と同一の演算を行うアナログ算術演算部１２０と、を備える。記憶部１３１、１３２のデジタルデータをアナログ信号に変換してアナログ演算部１２０により演算を行い、当該演算結果をＡＤ変換器１４１によりデジタルデータに変換した演算結果と、記憶部１３１、１３２のデジタルデータを算術演算器１６１により演算を行った演算結果と、を比較して、演算結果の差分が所定の上限値を超える場合に、制御マイコン１１０が有する機能のいずれかに故障が発生したものと判定する。 （もっと読む）

【課題】開示する実施形態は、バンドパス周波数に限定されうる信号のデジタル／アナログ変換方法および装置を提供する。
【解決手段】一実施形態において、複数のゲートを備えるバンドパスＤＡＣを開示する。各ゲートは、キャリア信号およびデジタルデータの複数の入力ビットの１つを受け付ける。複数のゲートのそれぞれに対応する複数の無損失素子を備える結合器ネットワークを備える。結合器ネットワークは、ゲート出力を受け付け、デジタル的に重み付けされた信号を提供する。結合器ネットワークに接続された共振素子は、結合器ネットワークを共振し、線形的に結合された濾波出力信号を提供する。 （もっと読む）

【課題】性能を大幅に向上できる新規なパイプライン型のＡ／Ｄ変換器（コンバータ）の提供。
【解決手段】アナログ入力信号を入力してデジタル信号に変換して出力すると共に当該デジタル信号と前記アナログ入力信号とによって生成されたアナログ出力信号を後段の他のステージに出力するステージを多段に備えたＡ／Ｄ変換器１００であって、エスティメイトフェーズとレベルシフトフェーズの演算増幅器（オペアンプ）３０３ａ、３０３ｂをそれぞれ具備し、ＣＬＳ技術を用いてそのエスティメイトフェーズとレベルシフトフェーズの演算増幅器３０３ａ、３０３ｂを使い分ける。これにより、それぞれの演算増幅器３０３ａ、３０３ｂの役割に特化できるため性能を大幅に向上できる。 （もっと読む）

【課題】 一定の量子化精度を保ち、同時に変換時間が大幅に減少できるアナログ−デジタル変換方法、Ｘ線画像検出器及びＸ線装置を提供することを目的とする。
【解決手段】 アナログ−デジタル変換方法は、ｎ位のバイナリーデータを入力して得られたｎ個の基準電圧Ｖ_ｉを生成し、なお、ｉ＝１、…、ｎで、第（ｎ−ｉ）位は１でほかの位置は０である。またｉを１にし、累積電気レベルＶ_ｒ（１）を参照電圧Ｖ_１に設定する。比較ステップで、アナログ画像信号と累積電圧Ｖ_ｒ（ｉ）とを比較し、アナログ画像信号が累積電圧Ｖ_ｒ（ｉ）より大きいと、デジタル画像信号の第（ｎ−ｉ）位を１に、ｉ＝ｉ＋１にし、Ｖ_ｒ（ｉ）＝Ｖ_{ｒ（ｉ−１）}＋Ｖ_ｉとして比較ステップに戻る。アナログ画像信号が累積電圧Ｖ_ｒ（ｉ）より小さいと、デジタル画像信号の第（ｎ−ｉ）位を０に、ｉ＝ｉ＋１にし、Ｖ_ｒ（ｉ）＝Ｖ_{ｒ（ｉ−１）}−Ｖ_ｉとして比較ステップに戻る。 （もっと読む）

【課題】ノイズ及び回路規模を抑えつつ、アナログ音声信号を所望のレベルに増幅することができる信号処理装置及び信号処理方法を提供する。
【解決手段】信号処理装置を、外部から入力されたアナログ音声信号のレベルを、大きさが変更可能な第１のゲインで増幅するマイクアンプ１２と、マイクアンプ１２で増幅されたアナログ音声信号のレベルを、大きさが変更可能な第２のゲインで増幅するＰＧＡ１４と、ＰＧＡ１４で増幅されたアナログ音声信号をディジタル音声信号に変換するＡＤＣ１６と、ＡＤＣ１６で変換されたディジタル音声信号のレベルを検出し、該検出したレベルに応じて、ＡＤＣ１６に入力されるアナログ音声信号のレベルが予め定められたレベルとなるように第１のゲインの大きさ及び第２のゲインの大きさを制御するＡＬＣ１８と、を備えて構成する。 （もっと読む）

【課題】２つのオペアンプの出力端を２つの抵抗を介して接続した構成の電圧加算回路における演算結果の誤差を小さくする。
【解決手段】電圧加算回路５０は、２つのオペアンプＯＰ１およびＯＰ２と、オペアンプＯＰ１およびＯＰ２の出力端ＯＵＴ間に介挿された抵抗ｒａおよびｒｂとを有する。オペアンプＯＰ１およびＯＰ２の各々の正相入力端ＩＮ＋には電圧ＶａおよびＶｂが与えられ、オペアンプＯＰ１の出力端ＯＵＴから電圧ＶａおよびＶｂを重み付け加算した電圧Ｖｏが出力される。電流供給部５１は、オペアンプＯＰ１およびＯＰ２の出力端ＯＵＴ間に流れる電流と同じ大きさで逆極性の電流をオペアンプＯＰ１の出力端ＯＵＴに供給する。 （もっと読む）

【課題】様々なレベルの音声信号を好適なレベルに増幅して出力することができる。
【解決手段】外部から入力されたアナログ音声信号のレベルを、大きさが変更可能なＰＧＡゲインで増幅するＰＧＡ１３２と、ＰＧＡ１３２で増幅されたアナログ音声信号をディジタル音声信号に変換するＡＤＣ１３４と、該ディジタル音声信号に対して、音質調整のための信号処理を施す音声調整フィルタ処理部１４０と、信号処理前のディジタル音声信号のレベルを検出し、該検出したレベルに応じてＰＧＡゲインの大きさを制御する第１のＡＬＣ１１８と、信号処理後のディジタル音声信号のレベルを検出し、該検出したレベルと第１のＡＬＣ１１８により制御されたＰＧＡゲインとに応じて決定されるＡＬＣゲインで信号処理後のディジタル音声信号を増幅する第２のＡＬＣ１２０とを備えて構成する。 （もっと読む）

【課題】入力信号の大きさが温度に応じて変化する場合であっても、入力信号を精度良く量子化できる信号処理回路を提供する。
【解決手段】信号処理回路は、温度に応じて大きさが変化する入力信号を、設定される電圧範囲内で量子化してデジタル信号へと変換するＡＤコンバータと、温度に応じて入力信号が大きくなると電圧範囲が広くなり、温度に応じて入力信号が小さくなると電圧範囲が狭くなるように、電圧範囲を設定する設定回路と、を備える。 （もっと読む）

【課題】簡易な構成で精度良く信号を出力する。
【解決手段】ＤＡ変換器と、ＤＡ変換器と当該信号発生装置の出力端との間に設けられたサンプルホールド部と、ＤＡ変換器の出力電圧を伝搬して入力データに応じた信号を出力するアナログ回路から出力される電圧とＤＡ変換器の出力電圧とを比較する比較部と、ホールド期間において、入力データに代えて比較データをＤＡ変換器に与えて比較データに応じた比較電圧を出力させ、比較部にアナログ回路から出力される信号の電圧と比較電圧とを比較させ、比較部の比較結果に基づいて、入力データに応じてＤＡ変換器から出力される出力電圧を調整する制御部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】精度良く信号を出力する。
【解決手段】ＤＡ変換器と、ＤＡ変換器から出力される電圧をサンプルしてホールドするサンプルホールド部と、出力信号を伝搬して入力データに応じた信号を出力するアナログ回路から出力される信号の電圧とＤＡ変換器の出力電圧とを比較する比較部と、ＤＡ変換器に設定データを与えて設定データに応じた設定電圧を出力させて、サンプルホールド部に設定電圧をサンプルさせ、サンプルホールド部によりホールドされた設定電圧をアナログ回路に与え、設定電圧が与えられてから安定化するまでのアナログ回路から出力される信号の電圧のセットリング波形を測定する測定部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】高分解能のＡＤ変換結果を短時間で得ることを可能とするΔΣＡＤ変換器を実現する。
【解決手段】アナログ入力信号とフィードバック回路のＤＡ変換器の出力信号との差を積分する積分器と、この積分器の積分結果を入力するコンパレータと、このコンパレータの出力をカウントしたデジタル出力信号を前記ＤＡ変換器に入力するカウンタとを具備するΔΣＡＤ変換器において、
前記フィードバック回路に設けた多ビットＤＡ変換器と、この多ビットＤＡ変換器の多ビット入力をコントロールし、逐次比較型ＡＤ変換器またはΔΣＡＤ変換器として動作させる制御ロジックとを備え、
前記制御ロジックは、前記多ビット入力の上位所定ビットを逐次比較型ＡＤ変換動作で決定し、下位所定ビットをΔΣＡＤ変換動作により決定することを特徴とするΔΣＡＤ変換器。
を備える。 （もっと読む）

【課題】
従来のマルチビットＤＡ変換器（ＤＡＣ）は小振幅時にグリッチを取り除くことが難しいという問題があった。特に、ＤＡＣのＭＳＢが変化する入力（０から−１、又は−１から０）で発生するグリッチの除去は難しく、このグリッチを除去するため、時定数の大きなフィルタが使用され、高速化の障害になっていた。
【解決手段】
ＤＡＣのグリッチは、ＤＡＣが一定値以上の振幅ならばフィルタにより除去できることから、特性の同じ２組のＤＡＣとフィルタを設け、如何なる振幅が入力されても２組のＤＡＣ入力は一定値以上の振幅にし、かつ、２組のＤＡＣ入力を加算すると元の入力になるように２組のＤＡＣ入力を設定し、２組のフィルタ出力を加算することによりグリッチを除去するＤＡＣのデグリッチ回路。 （もっと読む）

【課題】従来のアナログデジタル変換器は、任意の信号レベルのアナログ入力信号に対して補正処理を行うことができなかった。
【解決手段】本発明のアナログデジタル変換器は、上位デジタル値ＤＣＡを出力する上位アナログデジタル変換器１１と、第１の残差信号ＦＩＮＡを第１の下位デジタル値ＤＦＡに変換する第１の下位変換器１２と、第２の残差信号ＦＩＮＢを第２の下位デジタル値ＤＦＢに変換する第２の下位変換器１３と、第１、第２の下位デジタル値ＤＦＡ、ＤＦＢの差分に基づき互いに逆極性のオフセット調整量を指定する第１、第２のオフセット調節信号ＡＤＪＡ、ＡＤＪＢを出力するキャリブレーション回路１４と、を有し、第１、第２の下位変換器１２、１３は、第１、第２のオフセット調節信号ＡＤＪＡ、ＡＤＪＢに基づき変換補正値を設定し、当該変換補正値に基づき第１、第２の下位デジタル値ＤＦＡ、ＤＦＢを補正する。 （もっと読む）

【課題】安定性と高速動作を維持し、デジタル入力信号のビット数が多くなっても比較的小さい面積で集積化可能なＤ／Ａ変換回路及び圧電発振器を提供すること。
【解決手段】Ｄ／Ａ変換回路１Ａは、ｎ個のクランプ電圧生成手段（クランプ回路１２ａ〜１２ｈ）と、ｎ個のクランプ電圧生成手段が生成するｎビットのデジタル信号の電圧を加算する電圧加算手段（加算器２０）と、を含む。ｎ個のクランプ電圧生成手段の各々は、デジタル入力信号２の対応するビットの電圧に応じて、ハイレベル又はローレベルを出力するＣＭＯＳインバーター（ＰＭＯＳ１５ａとＮＭＯＳ１７ａによるインバーター等）と、電源電位とグランド電位をそれぞれクリップして第１の電位と第２の電位を生成し、第１の電位と第２の電位をＣＭＯＳインバーターの出力のハイレベル及びローレベルとして供給する電圧クリップ手段（ＰＭＯＳ１４ａ、ＮＭＯＳ１８ａ等）と、を備える。 （もっと読む）

【課題】デジタル化で失われた微小信号を再現し、より原音に近い形で再生できるようにする。
【解決手段】オーディオ信号処理装置は、入力信号の振幅が時間的に変化した場合、一定の量子化幅で振幅が変化する信号である振幅変化抽出信号を取得する振幅変化抽出器３と、取得した振幅変化抽出信号を表現するビット数を第１のビット数から第２のビット数に拡張する第１再量子化器２と、振幅変化抽出信号を入力信号における第１の量子化幅よりも小さい第２の量子化幅で再量子化して平滑化する第２再量子化器５と、第２のビット数で表現される信号であって、入力信号から振幅変化抽出信号を減算して得られる差信号を取得する差信号生成器４と、第２再量子化器５で平滑化された変化信号である第２再量子化信号と、差信号生成器４で取得された差信号とを加算して出力信号を生成する加算器６とを備える。 （もっと読む）

容量性分圧器装置１００は、第１の分圧器１０１および第２の分圧器１０２を含んでおり、第１の寄生容量Ｃｐ₁および第２の寄生容量Ｃｐ₂は、第１の容量性分圧器１０１および第２の容量性分圧器１０２との間に形成されている。第１の容量性分圧器１０１は、信号のための端末１１０と、第１の静電容量Ｃ₁を介して前記端末１１０が基準電位Ｕ₀と結合しうる第１の静電容量Ｃ₁と、第２の静電容量Ｃ₂と、基準電位Ｕ₀と結合しうる第３の静電容量Ｃ₃であって、第２の静電容量Ｃ₂が前記端末１１０および前記第３の静電容量Ｃ₃の間に結合されていることを特徴とする第３の静電容量Ｃ₃とを含む。第２の容量性分圧器１０２は、第１の補償容量Ｃ’₁を介して、端末１１０が基準電位Ｕ₀と結合しうる第１の補償容量Ｃ’₁であって、第１の補償容量Ｃ’₁が第１の寄生容量Ｃｐ₁を介して前記端末１１０と更に結合されている第１の補償容量Ｃ’₁と、第２の補償容量Ｃ’₂と、基準電位Ｕ₀と結合されうる第３の補償容量Ｃ’₃であって、第２の補償容量（Ｃ’₂）が端末（１１０）および第３の補償容量Ｃ’₃の間に結合されており、第２の寄生容量（Ｃｐ₂）が第２の補償容量（Ｃ’₂）と結合された端末にある第３の補償容量Ｃ’₃に、第２の静電容量（Ｃ₂）と結合された端末にある第３の静電容量Ｃ₃を結合している第３の補償容量Ｃ’₃を含む。 （もっと読む）

【課題】Ａ／Ｄ変換回路に用いられるサンプリングクロックのジッタ値を求める。
【解決手段】サンプリングクロックを用いるＡ／Ｄ変換器において、サンプリングクロックに含まれるジッタを推定する推定方法であり、第１のサンプリングクロックを用いて、Ａ／Ｄ変換器によりジッタ推定用信号をＡ／Ｄ変換して第１のディジタル信号を取得し、次に、第２のサンプリングクロックを用いて、Ａ／Ｄ変換器によりジッタ推定用信号をＡ／Ｄ変換して第２のディジタル信号を取得し、第1のディジタル信号を基準として、第２のディジタル信号を比較することで、第２のサンプリングクロックに含まれるジッタを推定するジッタ推定方法。 （もっと読む）

デジタル信号をアナログ信号に変換することが可能な機構を提供するためのシステムおよび方法。前記機構は、当該機構が無い場合に発生するであろうイメージを解除する機構を提供することにより、必要なフィルター数を低減できる効率的な構造を有する。前記システム内において３つのパラメータを調節することにより、上側側波帯、下側側波帯を生成するかについてと、前記システムからの出力のエンベロープを歪ませる方向とについて選択することが可能になる。 （もっと読む）