【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】アナログ信号をデジタル信号に変換する第１のＡＤ変換器と、係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器と、制御変数信号に応じて第１のＡＤ変換器の第１の出力信号の非線形性歪みを補償する第１の非線形補償部と、制御変数信号に応じて第２のＡＤ変換器の第２の出力信号の非線形性歪みを補償する第２の非線形補償部と、非線形性歪みを曲率として、第１の非線形補償部による第１の信号および第２の非線形補償部による第２の信号の差分に基づき入力アナログ信号の信号強度に依存する曲率を推定し、曲率部分を打ち消すように制御変数信号を生成して第１の非線形補償部および第２の非線形補償部に出力する非線形検出部とを有する。 （もっと読む）

【課題】ＧＲＯＴＤＣ（Gated Ring Oscillator Time to Digital Converter）のノイズシェイプ特性を生かしながら量子化誤差を伝播し、高次ノイズシェイプが可能となるオペアンプレス・キャパシタレスＡＤ変換器を提供する。
【解決手段】アナログ入力電圧とサンプリングクロックを入力して、アナログ入力電圧を対応する遅延時間に変換し時間領域データを出力するＶＴ変換回路部と、時間領域データを入力するＮ段（Ｎは複数）のＧＲＯ回路部と、前段のＧＲＯと次段のＧＲＯの間に挿入され、量子化誤差を含んだ前段のＧＲＯの出力発振波形を伝搬する誤差伝搬回路部と、各誤差伝搬回路部および各カウンタ回路部をサンプリングクロックでリセットするリセット部と、各ＧＲＯの出力発振波形の波数を計測するカウンタ回路部と、各カウンタ回路の出力カウント値から出力信号を生成する出力信号生成部を備える。 （もっと読む）

【課題】先行する先行入力信号に対する現在の入力信号の差分信号の大きさや符号に関わらずＡＤ変換を可能とするＡＤ変換器およびＡＤ変化何方法を提供すること。
【解決手段】サンプリング容量で先行入力信号に対する入力信号の差分信号をサンプリングする。オフセット回路でサンプリングされた差分信号にオフセットを付与する。検出回路でオフセットの付与された差分信号が規定の信号範囲にあるか否かを検出する。検出回路により規定の信号範囲にあると判断される場合には規定ビット分解能から規定の信号範囲に対応するビット数を縮小した縮小ビット分解能で差分信号のＡＤ変換を行なう。規定の信号範囲にないと判断される場合には、規定ビット分解能で入力信号のＡＤ変換を行なう。 （もっと読む）

【課題】低照度から高照度までの入力に対してリニアな出力を得ることが可能であるとともに、フォトダイオードの出力電流の温度依存性を補正することができる光センサを実現する。
【解決手段】光センサ（１）において、第１のアナログ−デジタル変換回路（１１）に、第１のフォトダイオード（ＰＤ１）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第１の基準電流源が備えられ、第２のアナログ−デジタル変換回路（１２）に、第２のフォトダイオード（ＰＤ２）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第２の基準電流源が備えられ、第１の基準電流源を用いて出力された第１の検出結果（ＡＤＣＯＵＴ１）と、第２の基準電流源を用いて出力された第２の検出結果（ＡＤＣＯＵＴ１）とから、第２のフォトダイオード（１２）による可視波長域の受光強度を検出することによって照度を測定する。 （もっと読む）

【課題】低電力動作、高速動作が可能で、しかも小型化が容易で、出力段の増幅器のゲインを精度良く制御することが可能なＡＤ変換器および信号処理システムを提供する。
【解決手段】入力した２つのアナログ信号との関係に応じた値のデジタルデータを生成し、２つのアナログ残差信号を第１の増幅器および第２の増幅器で、制御されるゲインをもって増幅して出力する複数のＡＤ変換ステージと、第１の増幅器および第２の増幅器の出力信号のモニター結果に応じて第１の増幅器および第２の増幅器のゲインを制御するゲイン制御部と、を有し、第１の増幅器および第２の増幅器は、オープンループの増幅器により形成され、ゲイン制御部は、少なくとも１つのＡＤ変換ステージにおける第１の増幅器および第２の増幅器の出力信号の振幅情報を取り出し、ステージから出力されるアナログ信号の振幅が、設定される設定振幅に収束するようにゲイン制御を行う。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】Ａ／Ｄ変換手段を複数備えて並列処理を実行するときに、アナログ信号処理回路のオフセット誤差、ゲイン誤差を補正する。
【解決手段】電力系統から得たアナログ信号をフィルタリングする複数のアナログフィルタ手段と、該手段の後段に設けられアナログフィルタリングされた信号をディジタル信号に変換する複数のＡ／Ｄ変換手段と、Ａ／Ｄ変換手段からのディジタル信号をフィルタリングする複数のディジタルフィルタ手段とを備え、ディジタルフィルタ手段からのディジタル信号を用いて所定の保護継電演算アルゴリズムを実行するディジタル保護制御装置において、アナログフィルタ手段の前段に既知の大きさの直流信号を加え、Ａ／Ｄ変換手段からのディジタル信号に含まれる直流信号成分を抽出し、既知の大きさの直流信号と抽出した直流信号成分の値を用いて複数備えたＡ／Ｄ変換手段の出力を補正する機能を備えた。 （もっと読む）

【課題】ＡＤ変換部の動作周波数及びビット数を変更せずに、回路規模および消費電流の増大なく、デジタル出力の分解能を改善したＡＤ変換装置を提供すること。
【解決手段】ＡＤ変換装置は、基準クロックの周期の整数倍の周期の制御クロックを生成する制御クロック生成部と、制御クロックの周期を１サイクルとして、基準クロックの周期毎に異なるシフト電圧を発生するシフト電圧発生部と、シフト電圧によってアナログ信号をオフセットするオフセット部と、オフセットされたアナログ信号を基準クロックの周期毎にＡＤ変換するＡＤ変換部と、制御クロックの周期毎にＡＤ変換部の出力を平均化する平均化部と、を備える。シフト電圧は、基準シフト値を基準として、平均化部の出力の最小分解能の値とシフト電圧の前記基準クロックの周期間のオフセット値との合計がＡＤ変換部の最小分解能の値となり、基準クロックの周期毎に異なる。 （もっと読む）

【課題】より簡単な回路構成で高分解能な変換が実現できるＡＤ変換回路を提供する。
【解決手段】参照信号とアナログ信号とを比較する比較部１０７と、増幅部１０６と、を有し、１段階目のＡＤ変換によってｉ−ｂｉｔ（ｉ≧２の整数）のデジタルコードを得、２段階目のＡＤ変換によってｊ−ｂｉｔ（ｊ≧２の整数）のデジタルコードを得ることで、前記アナログ信号を（ｉ＋ｊ）−ｂｉｔのデジタル信号に変換するＡＤ変換回路であって、該ＡＤ変換回路は、前記１段階目のＡＤ変換において、前記比較部で前記アナログ信号と前記参照信号との比較を行い、前記増幅部は、前記アナログ信号と、前記ｉ−ｂｉｔのデジタルコードに対応するアナログ信号と、の差分を増幅した増幅残差信号を出力し、前記２段階目のＡＤ変換において、前記増幅残差信号を前記参照信号と前記比較部で比較する。 （もっと読む）

【課題】音声信号がアナログ形式で入力される場合であっても、送信周波数をずらすことなく周波数変調を行うことが可能な周波数変調装置を提供する。
【解決手段】周波数変調装置は、アナログ−デジタル変換部（ＡＤＣ）、ＤＣ除去部、中心周波数加算部、振幅−周波数変換部、デジタル−アナログ変換部（ＤＡＣ）及び送信周波数変換部を具備する。ＤＣ除去部は、ＡＤＣでデジタル化された信号に含まれる直流成分を除去した減算信号を出力する。中心周波数加算部は、減算信号に、所定の周波数に対応する値を加算した加算信号を出力する。振幅−周波数変換部は、加算信号が示す振幅値情報を周波数値情報に変換する。デジタル−アナログ変換部は、振幅−周波数変換部からの信号をアナログ変換し、送信周波数変換部は、アナログ変換後の信号の周波数を周波数変換し、周波数変調信号として出力する。 （もっと読む）

【課題】ポテンショメータの抵抗値や電流源による電流が変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるＡＤ変換器を提供する。
【解決手段】被第１積分電圧Ｖｉｎが入力されているときに被第１積分電圧Ｖｉｎと基準電圧Ｖｃｏｍとの差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧Ｖｒｅｆが入力されているときに被第２積分電圧Ｖｒｅｆと基準電圧Ｖｃｏｍとの差分の電圧を積分する第２積分を行い、少なくとも第２積分に応じた積分電圧を出力する積分器１２と、第２積分を開始してから積分電圧と基準電圧Ｖｃｏｍとが等しくなるまでの時間を計測して出力するコンパレータ１３及びＬＯＧＩＣ１４と、を備えた２重積分型ＡＤコンバータ１０と、被第１積分電圧Ｖｉｎを変化させるとともに、被第２積分電圧Ｖｒｅｆ及び基準電圧Ｖｃｏｍを変化させる抵抗−電圧変換回路３０と、を備える。 （もっと読む）

【課題】入出力特性として非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供する。
【解決手段】コード変換部４が、ディジタル入力信号の最上位ビットと残りの（Ｎ−１）ビットそれぞれとの排他的論理輪演算を行い、（Ｎ-１）ビットの第１の演算結果を出力する第１のゲート回路４Ａと、第１の演算結果を｛２^{（Ｎ−１）}−１｝ビットの温度計・コードにデコードするデコーダ１Ａと、デコードされた温度計・コードの｛２^{（Ｎ−１）}−１｝ビットそれぞれとディジタル入力信号の最上位ビットとの排他的論理輪演算を行い、｛２^{（Ｎ−１）}−１｝ビットの第２の演算結果を出力する第２のゲート回路４Ｂとを備える。 （もっと読む）

【課題】小型で演算にかかる負荷が小さい校正装置を備えたパイプライン型Ａ／Ｄ変換器を提供する。
【解決手段】Ａ／Ｄ変換器がモード１のとき第１デジタル信号を第１参照値と比較し、Ａ／Ｄ変換器がモード２のとき第２デジタル信号を第２参照値と比較する比較器３０６、３０７、Ａ／Ｄ変換器がモード１、モード２のいずれに設定されているかを判定するＡＮＤ回路３０８、３０９、モード１、モード２の設定回数の合計が所定の回数に達した後、第１デジタル信号と第１参照値との大小関係、第２デジタル信号と第２参照値との大小関係、判定されたモード１またはモード２の別に応じて、第１参照値及び第２参照値を調整するヒットアキュムレータ３１０、調整後の第１参照値と第２参照値との差分を使って誤差を算出する加算回路３１２、３１４、レジスタ３１３によってパイプライン型Ａ／Ｄ変換器用校正装置を構成する。 （もっと読む）

【課題】Ａ／Ｄコンバータの試験時間の短縮にある。
【解決手段】Ｎビット（Ｎは自然数）のＡ／Ｄコンバータ１を試験する試験装置２が提供される。電圧生成部１０は、Ａ／Ｄコンバータ１に対して、２^Ｎ階調のアナログ電圧Ｖ_ＩＮを出力する。キャプチャユニット２０は、各階調におけるＡ／Ｄコンバータ１の出力コードＤ_ＯＵＴをキャプチャする。信号処理部３０は、各階調においてキャプチャされた出力コードＤ_ＯＵＴを対応する期待値コードＥＸＰと比較し、比較結果に応じて各階調のアナログ電圧Ｖ_ＩＮの値を補正し、電圧生成部１０に補正後のアナログ電圧Ｖ_ＩＮを出力させる。 （もっと読む）

【課題】誤カウントの発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第2の上位計数値を取得する。また、上位カウンタ101は、カウントクロックの切換えの際に保持している上位計数値を保護するデータ保護機能を有する。 （もっと読む）

【課題】時間デジタル変換装置のダイナミックレンジを広くする。
【解決手段】第１の信号に応答して、所定の周期で繰返される第１のパルスの生成を開始する第１のパルス列生成部と、前記第１の信号に応答して、前記第１のパルスのカウントを開始するカウンタ回路と、入力端子が互いに接続され更にクロック端子が互いに接続される複数の遅延フリップフロップを有するストキャスティック型時間デジタル変換装置とを含み、第２の信号が入力する時の前記カウンタ回路のカウント数に基づく第１の時間を、前記第１の信号と前記第２の信号の時間差として検出する。 （もっと読む）

【課題】安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置を実現する。
【解決手段】ＤＡＣ３０６は上位ビット用のＤＡＣと下位ビット用のＤＡＣとを有し、予め定めたデジタルデータが供給され、このデジタルデータから得られるアナログデータの理論値と、実際のＤＡＣ３０６から出力されたアナログデータとが比較され、補正データが作成されてメモリ３０１に格納される。メモリ３０１に格納された補正データを用いてＤＡＣ３０６からの出力データが補正される。補正方法は、高精度であるがキャリブレーションに長時間必要な全ビット方式と、全ビット方式より精度は劣るが短時間でキャリブレーションが可能な直線近似方式とがあり、必要に応じていずれかの補正方式が選択可能である。 （もっと読む）

【課題】広い範囲のアナログ信号を高精度でデジタル信号に変換するためには前段に可変ゲインアンプが必要であるが、このため高価なアナログ部品が必要であった。本発明は簡単な構成でゲインを可変できるアナログデジタル変換器を提供することを目的にする。
【解決手段】アナログ信号とフィードバック信号の差分信号を積分し、この積分信号をそのレベルに対応するデューティ比を有する信号に変換して、この信号のデューティ比をゲイン設定器で（１／ゲイン）に変換した信号をデューティ／レベル変換してフィードバック信号を生成するようにした。高価なアナログ部品を使用しなくてもよい。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】入力アナログ信号をデジタル信号に変換する第１のアナログデジタル（ＡＤ）変換器１１と、入力アナログ信号を係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器１２と、第１のＡＤ変換器の出力信号に係数αを２乗した値α^２を掛け合わせる第１の演算器１４と、第２のＡＤ変換器の出力信号に係数αを−１乗した値α^−１を掛け合わせる第２の演算器１５と、第１の演算器の演算結果と第２の演算器の演算結果との差分をとり、入力信号のＡＤ変換結果として出力する第３の演算器１６とを有する。 （もっと読む）

【課題】高精度及びリニアリティを改善し、高速の自動テストを行える試験装置を提供する。
【解決手段】デジタルデータ信号の最上位ビットを含むデジタルデータ信号の複数のビットの連続したサブセットで構成される上位ビットアレイ１１００を、第１のデジタル／アナログ変換器２１００に適用する段階と、デジタルデータ信号の最下位ビットを含みデジタルデータ信号の複数のビットの連続したサブセットで構成される下位ビットアレイ１２００の少なくとも一部を操作するために、ルックアップテーブル４０００の修正データ４１００の少なくとも一部を使用する段階とを備え、修正データの少なくとも第１部分を乗じること、修正データの少なくとも第２部分を加算し、結果を第２デジタル／アナログ変換器に適用することを含む。 （もっと読む）