【課題】複数のＡＤ変換器を用いて同一のアナログ信号をＡＤ変換する信号処理装置において、個々のＡＤ変換器の特性のばらつきによって生じる同一のアナログ信号のＡＤ変換精度の低下を抑制する。
【解決手段】クロック生成部５８はπ［ｒａｄ］位相の異なる二つのクロックを生成し、対象信号供給部５２は受信信号ＲＳまたは０ＶのいずれかをＡＤ変換部６８の二つのＡＤ変換器７２、７４に供給する。被補正データ生成部８６は、ＡＤ変換部６８が受信信号ＲＳをＡＤ変換した結果に基づき、読出データＲＤを生成する。オフセットデータ生成部７６は、ＡＤ変換部６８が基準電圧をＡＤ変換した結果に基づき、ＡＤ変換器７２、７４毎の測定誤差を表すオフセットデータＡＺ１、ＡＺ２を生成する。補正部１００は、読出データＲＤからオフセットデータＡＺ１、ＡＺ２分を除去する補正処理を実行し、サンプリングデータＳＤを生成する。 （もっと読む）

【課題】コストアップを抑制しつつ、温度ドリフトに対する出力値を補正することが可能なアナログユニットを提供する。
【解決手段】入力値を出力値に変換する変換回路１２と、前記変換回路の温度が初期状態から定常状態に至る間の２つの時点における前記入力値と出力値との関係を示す設定値を記憶する記憶部１４と、前記記憶部に記憶された設定値に基づいて、前記変換回路の出力値を校正する校正部１３とを備え、時間経過に基づいて設定値を補間する。 （もっと読む）

【課題】容量DA変換器を駆動するドライバを低消費電力化しつつ、低誤差のAD変換を行う。
【解決手段】バイナリ重み型容量DA変換器は、アナログ入力信号と、参照電圧とに基づき、Nビットの各ビットに対応するサイクル毎に、残差信号を生成する。第1比較器は、前記サイクル内の第1の時点における前記残差信号を、所定電圧と比較して、論理値を表す第1比較結果を得る。レジスタは、前記第1比較結果を保持する。第２比較器は、前記サイクル内における前記第1の時点より後の第2の時点における前記残差信号を、前記所定電圧と比較して、論理値を表す第2比較結果を得る。誤り判定回路は、前記第1比較結果が前記第2比較結果と異なるとき、誤り検出信号を発生させる。誤り訂正回路は、前記誤り判定回路により前記誤り検出信号が発生させられたとき、前記レジスタから読み出し第1比較結果を反転して出力する。 （もっと読む）

【課題】増幅回路を用いてＡＤ変換の分解能を拡大するＡＤ変換技術において増幅回路のゲインに対する校正精度を向上させる。
【解決手段】目的ゲイン２^ｎ（ｎは正の整数）に対する前記増幅回路の実際のゲインを実測ゲインとして計測するゲインキャリブレーション処理を行い、アナログ信号を増幅回路で増幅してからＡＤ変換回路で変換してビット拡張された変換データを取得する拡張ＡＤ変換処理において、前記増幅回路で増幅してから前記ＡＤ変換回路で変換して得られるデータに前記実測ゲインに対する前記目的ゲイン２^ｎの比に応じた操作を施すことによってゲインに起因する誤差を相殺する。前記ゲインキャリブレーション処理では、デジタル的に既知の校正データに応ずる校正信号を目的ゲイン２^ｎ倍した信号のＡＤ変換結果に対して、上記校正データをＮ倍した信号を増幅せずにＡＤ変換して当該変換結果の１／Ｎの値を用いて、前記実測ゲインを求める。 （もっと読む）

【課題】小面積および低消費電力な、Ａ／Ｄ変換器の歪み補正装置を提供する。
【解決手段】本発明の一態様としての歪み補正装置は、第一Ａ／Ｄ変換器と、第二Ａ／Ｄ変換器と、べき乗器と、適応相関制御手段と、歪み除去手段とを備える。前記第一Ａ／Ｄ変換器は、第一入力信号をＡ／Ｄ変換して第一変換信号を得る。前記第二Ａ／Ｄ変換器は、第二入力信号をＡ／Ｄ変換して第二変換信号を得る。前記第二入力信号は、前記第一入力信号の振幅を低減した信号、または前記第一入力信号は、前記第二入力信号の振幅を増大した信号である。前記べき乗器は、前記第二変換信号をｎ乗（ｎは２以上の整数）することにより、べき乗信号を得る。前記適応相関制御手段は、前記べき乗信号と、前記第二変換信号に基づき適応相関制御を行うことにより、前記べき乗信号に含まれるｎ乗成分である歪み信号を生成する。前記歪み除去手段は、前記第一変換信号から、前記適応相関制御手段で生成された歪み信号を除去する。 （もっと読む）

【課題】レベル変換回路のレイアウト面積の縮小を図る。
【解決手段】半導体集積回路装置（１０）は、レベル変換回路（１４）と、Ｄ／Ａ変換回路（１２）とを備える。このとき、パラレル形式のデジタル信号をシリアル形式に変換して上記レベル変換回路に供給するためのパラレル・シリアル変換回路（１５）と、上記レベル変換回路の出力をパラレル形式のデジタル信号に変換して上記Ｄ／Ａ変換回路に供給するためのシリアル・パラレル変換回路（１３）とを設ける。上記レベル変換回路は、シリアル形式のデジタル信号に対応するレベル変換機能を備えていれば良く、パラレル形式のデジタル信号に対応させる場合に比べて、レベル変換回路のレイアウト面積を縮小することができる。 （もっと読む）

【課題】アナログデジタル変換器の微分直線性を小規模な回路構成に基づいて検査できるようにすること。
【解決手段】テスト回路は、アナログデジタル変換器から出力された第１のデジタル値を格納する第１のレジスタと、アナログデジタル変換器から出力された第２のデジタル値を格納する第２のレジスタと、第１のレジスタに格納された第１のデジタル値と第２のレジスタに格納された第２のデジタルとの差分値を算出する差分算出器と、差分値が所定の上限値と所定の下限値との間に含まれる否かを判定し、判定結果を出力する比較判定器と、を備えている。 （もっと読む）

【課題】アナログ入力信号に対する周波数の制限を抑制したバックグランドキャリブレーションを行うADCとその補正回路を提供する。
【解決手段】アナログ入力信号をサンプリング周波数（以下fs）でサンプリングしてデジタル出力信号に変換するADCであって，アナログ入力信号をタイムインタリーブでデジタル出力信号に変換するN個のアナログデジタル変換（以下ADC）チャネルと，N個のADCチャネルがそれぞれ出力するチャネルデジタル信号を合成して前記デジタル出力信号を生成するチャネル合成器と，N個のADCチャネルの少なくとも一つの出力に設けられた適応フィルタと，デジタル出力信号に応じて前記適応フィルタの係数を生成する補正回路とを有し，補正回路は，デジタル出力信号に含まれるアナログ入力信号成分と誤差に対応するイメージ信号成分のうち，イメージ信号成分の直流成分を演算し，直流成分に基づいて当該直流成分が抑制されるように前記係数を演算する。 （もっと読む）

【課題】ゲインａ、およびオフセットｂの変動を動的に補正することで、１チップのＩＣ内で高精度な電流検出が可能な電流制御用半導体素子、およびそれを用いた制御装置を提供することにある。
【解決手段】
同一半導体チップ上に、トランジスタ４と、電流−電圧変換回路２２とＡＤコンバータ２３とを有する。参照電流生成回路６，６’は、負荷２の電流に電流パルスＩｃを重畳して、ＡＤコンバータが出力する電圧デジタル値を変動させる。ゲインオフセット補正部８は、参照電流生成回路６，６’による電圧デジタル値の変動を信号処理して、ＡＤコンバータ２３が出力する電圧デジタル値と負荷の電流デジタル値の線形関係式におけるゲインａ，ａ’及びオフセットｂ，ｂ’を動的に取得する。電流デジタル値演算部１２は、ゲインオフセット補正部８により取得されたゲイン及びオフセットを用いて、ＡＤコンバータが出力する電圧値を補正する。 （もっと読む）

【課題】高精度で低電力のアナログ−デジタル変換器回路を提供する。
【解決手段】アナログ−デジタル変換器回路は、アナログ入力信号１を受信し、変換ビットの第１のセット３と第１の完了信号７とアナログ入力信号及び変換ビットの第１のセットにより表された信号の間の差を表す残差アナログ出力信号４とを発生する第１の変換器ステージ２と、第１の完了信号を受信しクロック信号を発生するクロック発生回路８と、各々が残差アナログ出力信号及び共通参照電圧を受信するよう構成されクロック信号により動作されて複数の比較器決定を出力する複数の比較器と、複数の比較器決定を受信し変換ビットの第２のセットを発生するデジタル処理ステージとを備える第２の変換器ステージ９と、変換ビットの第１及び第２のセットを組み合わせることにより、アナログ入力信号のデジタル表現を発生する手段とを備える。 （もっと読む）

【課題】システム全体でのオフセット補償とダイナミックレンジの確保を可能とするＡＤ変換装置を提供する。
【解決手段】ブリッジセンサＢ１から非測定検出信号が入力するとき、第１のサイクルにおいて、高利得差動増幅器２の基準電圧ＶＣＯＭとして初期値をセットして、逐次比較型ＡＤ変換本体部３でＡＤ変換データを求める。・・・。第ｍ（ｍは３以上の正の整数）のサイクルにおいて、第ｍ−１のサイクルで得られたＡＤ変換データの最上位ビットに応じて、ＡＤ変換データが零値に近づくように、基準電圧ＶＣＯＭとして、第ｍ−１の電圧を所定電圧だけ上昇又は下降させた第ｍの電圧をセットする。センサＢ１から実測定検出信号が入力するとき、基準電圧ＶＣＯＭとして第ｍの電圧をセットしてＡＤ変換データを求める。 （もっと読む）

【課題】比較的簡単な構成により分解能を向上させ回路特性の誤差の影響を縮減してＤＡ変換を行う。
【解決手段】夫々に校正データを与えた複数個のＤＡ変換回路（ＤＡＣ１，ＤＡＣ２）の出力を所定の重みをつけて前記加算回路（２）で加算し、前記加算回路の出力を前記ＡＤ変換回路でデジタル値に変換し、変換されたデジタル値に基づいて所定の重みに許容外の誤差があることを判別したときは、当該誤差の影響を縮小する方向に変換対象のデジタル信号を補正するための補正係数を取得する校正処理を制御する。変換対象のデジタル信号を高精度にアナログ信号に変換するときは、変換対象のデジタル信号を前記補正係数を用いて補正して前記複数個のＤＡ変換回路に与え、これによるＤＡ変換出力を前記加算回路で加算する。 （もっと読む）

【課題】入力信号の電圧と基準電圧を選択してデジタル値に変換し、このデジタル値から故障箇所を特定する信号入力回路の診断装置では、診断項目を増やすと構成が複雑になり、かつ異常箇所を特定できなかった。本発明は簡単な構成で異常箇所を特定できる診断装置を提供することを目的にする。
【解決手段】マルチプレクサを用いて入力信号電圧、基準電圧、基準電圧を極性反転した電圧、同じ信号の差電圧を測定し、これらの電圧値から異常を診断するようにした。簡単な構成で種々の異常を検出でき、また故障箇所を特定できる。 （もっと読む）

【課題】アナログ信号の減算を行うことができるAD変換回路および撮像装置を提供する。
【解決手段】ランプ部19は、時間の経過とともに増加または減少する参照信号を生成する。比較部109は、AD変換の対象となるアナログ信号と参照信号とを比較し、参照信号が前記アナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する。主カウント部18はカウントを行い、カウント値を出力する。ラッチ部108は、第1のアナログ信号に係る比較処理の終了に応じた第1のタイミングで第1のカウント値をラッチした後、第2のアナログ信号に係る比較処理の終了に応じた第2のタイミングで第2のカウント値をラッチする。列カウント部103は、ラッチ部108に保持された第1のカウント値を構成する各ビットの値に基づいて初期値を設定した後、ラッチ部108に保持された第2のカウント値を構成する各ビットの値を順次カウントする。 （もっと読む）

【課題】より高精度でビット拡張ができるＤＡ変換装置を提供する。
【解決手段】ＤＡ変換装置１２は、２^ｍ個のｎビットのＤＡコンバータ１４と、このＤＡコンバータ１４からの出力を加算する演算器１６と、前記ＤＡコンバータに入力するｎビットの中間データを生成するデータプロセッサ１２と、を備えている。データプロセッサは、各ＤＡコンバータ１４の中間データとして、入力データの上位ｎビットデータに、補正値を付加したデータを生成する。補正値は、その総和が、入力データの下位ｍビットデータが示す値に等しくなるように設定される。 （もっと読む）

【課題】変換精度の高いＡＤコンバータ、及び、電子装置を提供する。
【解決手段】ＡＤコンバータは、第１ビット数分の第１キャパシタで保持するデジタル信号をアナログ変換して得る残差信号を出力する第１ＤＡ変換部１０と、第２ビット数分の第２キャパシタで保持するデジタル信号をアナログ変換して得る残差信号を出力する第２ＤＡ変換部１５０と、第１ＤＡ変換部が出力する残差信号を増幅して第２ＤＡ変換部に転送する増幅部１４０と、第１ＤＡ変換部が出力する残差信号と所定の基準レベルとの第１比較結果と、第２ＤＡ変換部が出力する残差信号と所定の基準レベルとの第２比較結果とを表す二値信号を出力する比較部１２０と、第１比較結果を表す二値信号を第１ＤＡ変換部に入力するとともに、第２比較結果を表す二値信号を第２ＤＡ変換部に入力する逐次制御部１３０とを含み、第２ＤＡ変換部の第２キャパシタは、増幅部のキャパシタと共用である。 （もっと読む）

【課題】 入力信号間の時間差を加算する時間差加算器を含むシステムオンチップを提供する。
【解決手段】 時間差加算器１００は、第１入力信号ＳＩＮ１、第２入力信号ＳＩＮ２、第３入力信号ＳＩＮ３、及び第４入力信号ＳＩＮ４に応答して第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を生成する。時間差加算器１００は、第１入力信号ＳＩＮ１と第２入力信号ＳＩＮ２との間の第１時間差ＴＤ１、及び、第３入力信号ＳＩＮ３と第４入力信号ＳＩＮ４との間の第２時間差ＴＤ２を加算することによって、第１時間差ＴＤ１と第２時間差ＴＤ２との和に相応する時間差（ＴＤ１＋ＴＤ２）を有する第１出力信号ＳＯＵＴ１及び第２出力信号ＳＯＵＴ２を出力する。これにより、低い電源電圧環境において、時間ドメインで信号処理を遂行することができ、性能を向上させることができる。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】アナログ信号をデジタル信号に変換する第１のＡＤ変換器と、係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器と、制御変数信号に応じて第１のＡＤ変換器の第１の出力信号の非線形性歪みを補償する第１の非線形補償部と、制御変数信号に応じて第２のＡＤ変換器の第２の出力信号の非線形性歪みを補償する第２の非線形補償部と、非線形性歪みを曲率として、第１の非線形補償部による第１の信号および第２の非線形補償部による第２の信号の変化の割合に基づき入力アナログ信号の信号強度に依存する曲率を推定し、曲率部分を打ち消すように制御変数信号を生成して第１の非線形補償部および第２の非線形補償部に出力する非線形検出部とを有する。 （もっと読む）

【課題】ノイズを減らしながら広帯域入力信号をデジタル化する。
【解決手段】スプリッタ１０は、特定帯域幅を有する入力信号１２を複数の分配信号１４及び１６へと分配する。高調波ミキサ１８及び２４は、分配信号１４及び１６の夫々を、関連する高調波信号２０及び２６と混合し、関連する混合信号２２及び２８を生成する。デジタイザ３０及び３２は、夫々の混合信号２２及び２８をデジタル化する。高調波ミキサ１８及び２４に関する高調波信号の少なくとも１つの１次高調波は、デジタイザ３０及び３２の少なくとも１つの有効サンプル・レートと異なっている。 （もっと読む）

【課題】ダイナミックレンジが歪みで制限されるＡＤ変換の特性を大幅に改善することが可能なＡＤ変換装置および信号処理システムを提供する。
【解決手段】アナログ信号をデジタル信号に変換する第１のＡＤ変換器と、係数αでα倍したアナログ信号をデジタル信号に変換する第２のＡＤ変換器と、制御変数信号に応じて第１のＡＤ変換器の第１の出力信号の非線形性歪みを補償する第１の非線形補償部と、制御変数信号に応じて第２のＡＤ変換器の第２の出力信号の非線形性歪みを補償する第２の非線形補償部と、非線形性歪みを曲率として、第１の非線形補償部による第１の信号および第２の非線形補償部による第２の信号の差分に基づき入力アナログ信号の信号強度に依存する曲率を推定し、曲率部分を打ち消すように制御変数信号を生成して第１の非線形補償部および第２の非線形補償部に出力する非線形検出部とを有する。 （もっと読む）