【課題】アナログ信号をデジタル信号に変換する集積回路、システム、及び、操作方法を提供する。
【解決手段】アナログ信号を少なくとも一つのデジタル信号に変換することができる集積回路として、本集積回路は、第一アナログ信号を受信することができる第一入力端と、第一アナログ信号を量子化して、第一組2ⁿ-1個のデジタル値を出力することができる第一組の2ⁿ-1インバータ（第一組2ⁿ-1個のデジタル値はそれぞれ０か１）と、第一組2ⁿ-1個のインバータと接続され、第一組2ⁿ-1個のデジタル値を加算して、少なくとも一つのデジタル信号に対応する第一整数値を出力する第１の一加算器とを備える。 （もっと読む）

【課題】演算増幅器のオフセット電圧を低減し、かつ容量雑音を低減して小型化可能としたアナログデジタル変換回路及び光結合型絶縁回路を提供する。
【解決手段】アナログ信号を入力し、第１の期間は前記アナログ信号を逆相で出力し、第２の期間は正相で出力する第１のスイッチ回路と、前記アナログ信号をクロスカップルに入力して積分するスイッチトキャパシタ型の第１の積分回路と、前記第１の積分回路の出力及び同相出力電位を出力する第２のスイッチ回路と、前記第２のスイッチ回路の出力をサンプリング及び積分する第２の積分回路と、前記第２の積分回路の出力を１ビット出力する量子化回路と、前記量子化回路の出力をアナログ信号とするデジタルアナログ変換回路と、を備え、前記第１及び第２の積分回路は、前記デジタルアナログ変換回路の出力をそれぞれクロスカップルに入力して積分する。 （もっと読む）

デジタル−アナログ変換器（ＤＡＣ）は、複数の入力信号に応答して複数の第１の光信号を生成するための複数の電光変換器と、第１の光信号の強度を減衰させ、複数の第２の光信号を生成するための複数の光減衰器と、第２の光信号を組み合わせ、第３の光信号を生成するための光学カプラと、第３の光信号を電気的アナログ信号に変換するための光検出器とを含む。
（もっと読む）

【課題】光アンプ装置に対する入力光信号および出力光信号の一部をA/D変換器を用いてA/D変換し、その変換結果を利用して光アンプ装置を制御する際、A/D変換器のA/D変換誤差を抑圧できるようにする。
【解決手段】A/D変換誤差判定回路80は、A/D変換器51、52に想定されるA/D変換誤差の最大誤差と、入出力光信号モニタ値と、設計利得値とに基づいて、入力光信号90のレベルが変動している状態なのか、それともA/D変換器51にA/D変換誤差が発生している状態なのかを判定する。A/D変換誤差が発生している状態であれば、制御回路70aは、入力光信号モニタ値の中心値（平均値や中央値）と入力光信号モニタ値とからA/D変換誤差の値を算出し、設計利得値をA/D変換誤差分補正することにより、目標利得値を算出する。そして、入力光信号モニタ値が目標利得値となるように、光アンプ装置を制御する。 （もっと読む）

【課題】ＤＡ変換回路の変換周期を広げることなく変換分解能を上げるとともに、回路構成の複雑化を抑制すること。
【解決手段】ＰＷＭ回路１１は、ディジタル入力値Ｄｉｎの上位Ｎ（Ｎは正の整数）ビット分Ｘに基づいてパルス幅変調されたパルス幅変調パルスＰ（Ａ）を生成し、重畳部２０は、ディジタル入力値Ｄｉｎの下位ｍ（ｍは正の整数）ビット分Ｚに対応した数の１クロック分の単位パルスＵを、ディジタル入力値Ｄｉｎの上位Ｎビット分に対応した変換周期Ｔの最終の１クロック分に分散させて重畳させる。 （もっと読む）

【課題】入出力特性が互いに異なる複数の変換器の入出力特性を合致させることが可能な変換装置、及び当該変換装置を備える信号発生装置及び信号測定装置を提供する。
【解決手段】変換装置１は、入出力特性が互いに異なる複数のＡ／Ｄ変換器１０ａ〜１０ｎと、Ａ／Ｄ変換器１０ａ〜１０ｎに共通する入出力特性を示す理想直線が設定されており、Ａ／Ｄ変換器１０ａ〜１０ｎの全ての入出力特性が理想直線に合致するようにＡ／Ｄ変換器１０ａ〜１０ｎの各々から出力されるディジタル信号を補正する補正部２０とを備える。 （もっと読む）

【課題】Ａ／Ｄ変換の特性を改善できるＡ／Ｄ変換回路、Ａ／Ｄ変換方法等の提供。
【解決手段】Ａ／Ｄ変換回路は、比較回路１０と、逐次比較レジスタＳＡＲを有する制御回路２０と、制御回路２０からの逐次比較用データをＤ／Ａ変換する第１のＤ／Ａ変換回路ＤＡＣ１と、時間的に変化するコードデータをＤ／Ａ変換する第２のＤ／Ａ変換回路ＤＡＣ２を含む。比較回路１０は、入力信号のサンプリング信号とコード信号の加算信号と、Ｄ／Ａ出力信号とを比較する処理、或いはサンプリング信号と、Ｄ／Ａ出力信号とコード信号の加算信号とを比較する処理を行い、制御回路２０は、逐次比較結果データとコードデータとに基づき求められる出力データを入力信号のＡ／Ｄ変換データとして出力する。 （もっと読む）

【課題】複数のＣＰＵを用いた分散制御において、コスト増加を招くことなく、各ＣＰＵにおける基準電位の差による各Ａ／Ｄ変換器の誤差を低減する画像形成装置を提供する。
【解決手段】本画像形成装置は、複数のＣＰＵを用いた分散制御を実現する。また、本画像形成装置は、補正モードにおいて、同一の表面電位計からの出力が各Ａ／Ｄ変換器対して入力されるようにスイッチを制御した状態で、各Ａ／Ｄ変換器から出力されるデジタルデータの差分を算出する。さらに、本画像形成装置は、通常測定モードにおいて、補正モードで算出された上記差分を解消するように、各Ａ／Ｄ変換器からの出力を補正する。 （もっと読む）

【課題】相関性のある複数のアナログ信号を精度良くＡ／Ｄ変換することができるＡ／Ｄ変換回路、信号処理回路、及びブレ検出装置を提供する。
【解決手段】切替部１，２は、同一期間に入力されたＶＡ信号及びＶＢ信号のそれぞれの出力先を、Ａ／Ｄ変換部３，４のサンプリング周期毎に、Ａ／Ｄ変換部３，４のそれぞれへ交互に切り替える。Ａ／Ｄ変換部３，４は、切替部１，２から出力されたＶＡ信号及びＶＢ信号をＡ／Ｄ変換し、デジタル信号を生成する。演算部７は、ＶＡ信号が入力されたＡ／Ｄ変換部３，４のそれぞれから出力されたデジタル信号の加算演算の結果と、ＶＢ信号が入力されたＡ／Ｄ変換部３，４のそれぞれから出力されたデジタル信号の加算演算の結果との差動演算又は除算演算を行う。 （もっと読む）

【課題】 温度とデジタルコード間の線形関係を提供する。
【解決手段】 温度に対応した第１電圧を提供するステップと、入力となる複数のデジタルコードを有する第２電圧を提供するステップと、前記第１電圧と前記第２電圧を用いて、前記温度に対応したデジタルコードを識別するステップとを含み、複数の前記温度は、前記複数のデジタルコードに実質的に線形的に関連する方法。 （もっと読む）

【課題】パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する装置において、変換式を用いることなく、入出力特性を理想特性（直線）に設定できるようにする。
【解決手段】Ａ／Ｄ変換装置は、パルス遅延回路と符号化回路とで構成された第１、第２Ａ／Ｄ変換部１６、２６と、アナログ入力信号Ｖｉｎにオフセット電圧Ｖｏｆｆを加えた第１電圧（Ｖｏｆｆ＋Ｖｉｎ）を生成する加算回路１４とを備える。第１Ａ／Ｄ変換部１６には、動作用の電源電圧として第１電圧を印加し、第２Ａ／Ｄ変換部２６には、動作用の電源電圧として第２電圧（２・Ｖｏｆｆ−第１電圧＝Ｖｏｆｆ−Ｖｉｎ）を印加する。各Ａ／Ｄ変換部１６、２６からは、第１、第２電源電圧に対応するデータＤＴ１，ＤＴ２が出力されることから、減算器６にてその差（ＤＴ１−ＤＴ２）を求めることで、アナログ入力信号Ｖｉｎに対応したＡ／Ｄ変換データＤＴ０を生成する。 （もっと読む）

【課題】増幅器の出力抵抗Ｒ₁の抵抗値と平均化用抵抗素子Ｒ_aveの抵抗値との関係に制限されることなく、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器を提供する。
【解決手段】第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、増幅器の出力端子間を接続する複数の平均化用抵抗素子とを備え、さらに、第１電圧よりも高い第３電圧と入力信号の電圧との差電圧を増幅する第１増幅器と、複数の増幅器のうち第１電圧が基準電圧として入力された増幅器の出力端子と第１増幅器の出力端子とを接続する第１抵抗素子とを有する第１平均化補助回路を複数設ける。 （もっと読む）

【課題】パイプラインステージの入出力特性の誤差を補正し、ステージ出力をデコードしたときの折り返しの発生を防止して、出力レンジを有効に使う。
【解決手段】複数ステージＰ１１〜Ｐ１ｎにより順次、入力アナログ信号から部分デジタルデータを生成し、タイミング調整後デコーダ部３により加算する。各ステージは、部分Ａ／Ｄ変換器と、部分Ｄ／Ａ変換器と、前段からのアナログ信号に対して部分Ｄ／Ａ変換器の出力の加減算を行なう加算器と、加算器の出力を増幅して次段へ供給するゲインアンプとを備える。デコーダ部の出力に後述する補正値を加算する補正値加算部４と、補正値加算部の出力に基づき、ステージの入出力特性の２点における、出力データ間の中点と理想中点との間の誤差を算出し補正値として保持し、補正値加算部に出力する補正値演算部５と、それらを制御して誤差を算出する補正動作を行わせる制御部６とを備える。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）

【課題】ダミーデータを生成するための回路を内蔵していないＡ／Ｄコンバーターとのシステムにおいて、制御基板における画素単位のデータのサンプリング位置を適切に設定するための技術を提供する。
【解決手段】入力されたアナログ画素データをデジタル画素データに変換して出力するＡ／Ｄ変換部２３０と、イメージセンサー１００から供給されるアナログ画素データの信号として有効な電圧範囲を、Ａ／Ｄ変換部２３０の入力範囲と適合させるオフセット部２１０と、Ａ／Ｄ変換部２３０から出力されるデジタル画素データのサンプリング位置を調整するデジタルデータ処理部３１０と、を備え、オフセット部２１０は、オフセット値を変化させ、デジタルデータ部２３０は、Ａ／Ｄ変換部２３０から出力されるデジタル画素データのサンプリング位置を、当該デジタル画素データの変化量に基づき調整する。 （もっと読む）

【課題】原点基準の入出力特性（入力が０の時に出力も０となる特性）を有するＡ／Ｄ変換装置を提供する。
【解決手段】パルス遅延回路１２，１３は、入力されるアナログ電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続した構成を有する。パルス通過段数検出回路２２，２３は、パルス信号がパルス遅延回路１２，１３内の遅延ユニットを通過した段数を検出する。演算出力回路ユニット４１は、パルス遅延回路１３に対して基準電圧を入力したときにパルス通過段数検出回路２３で検出される第１の段数と、パルス遅延回路１２に対して、基準電圧にアナログ入力電圧を加算した電圧を入力したときにパルス通過段数検出回路２２で検出される第２の段数との差に関する情報を演算し、当該演算の結果を、アナログ入力電圧に対応するデジタル値として出力する。 （もっと読む）

【課題】 部品点数が少なく、簡単な回路で構成でき、複数の楽音信号を１本の信号経路で送信又は受信できる楽音信号送信装置及び楽音信号受信装置を提供する。
【解決手段】 １ビットＡ／Ｄ変換部１Ｌ及び１Ｒにより、電子楽器などから入力された複数のアナログ楽音信号は各々１ビットデジタル信号に変換され、重み付け部２Ｌ及び２Ｒによりこれらの各１ビットデジタル信号は重み付け加算されて、出力部３により出力されることになると共に、受信部４により受信された重み付け加算信号は、分離部５により各１ビットデジタル信号に分離変換され、さらにＤ／Ａ変換部６により、アナログ信号に復調されることになる。 （もっと読む）

【課題】 信号に含まれるＡＣオフセットを除去する。
【解決手段】 加算器は、入力信号とオフセットキャンセル信号とを演算し、演算結果を出力信号として出力する。第１極値検出部は、出力信号の信号値のうち正または負の一方を示す複数の極値を求める。第１極大極小検出部は、出力信号に含まれるＡＣオフセットにより変化する一方の極値の第１極大値および第１極小値を求める。第１振幅検出部は、第１極大値および第１極小値の差からＡＣオフセットの第１振幅を求める。第１周期検出部は、第１極大値および第１極小値の一方が現れてから、第１極大値および第１極小値の他方が現れるまでの期間をＡＣオフセットの第１半周期として求める。周期信号生成部は、第１振幅および第１半周期を有する周期信号を生成する。位相調整部は、第１振幅が小さくなる方向に周期信号の位相を調整し、オフセットキャンセル信号として出力する。 （もっと読む）

【課題】誤差推定を確実に収束させることができ、比較的短時間で高精度な変換誤差推定及び補正を行うことができる変換誤差補正回路を有するパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】変換誤差補正回路は、誤差補正対象のサブＡ／Ｄ変換器のサブデジタルコードから、アナログ入力信号と異なる周波数帯域の既知のテスト信号を減算したサブデジタルコードと、誤差補正対象のサブＡ／Ｄ変換器の誤差成分を含む後段のサブＡ／Ｄ変換器のサブデジタルコードとを加算してデジタルコードを生成する演算回路と、演算回路の出力とテスト信号とを乗算する乗算器と、乗算器の出力を長時間平均して、誤差補正対象のサブＡ／Ｄ変換器におけるＡ／Ｄ変換の誤差推定値を算出する長時間平均回路と、その出力を用いて、演算回路から出力されるデジタルコードに含まれるＡ／Ｄ変換の誤差の成分を補正する補正回路とを有する。 （もっと読む）

【課題】誤差推定値を算出する時の収束性が非常に高く、比較的短時間で高精度な変換誤差推定及び補正を行うことができる変換誤差補正回路を有するパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】変換誤差補正回路は、誤差補正対象のサブＡ／Ｄ変換器のサブデジタルコードから既知のテスト信号を減算したサブデジタルコードと、誤差補正対象のサブＡ／Ｄ変換器の誤差成分を含む後段のサブＡ／Ｄ変換器のサブデジタルコードとを加算してデジタルコードを生成する演算回路と、アナログ入力信号をＡ／Ｄ変換する誤差補正用Ａ／Ｄ変換器と、演算回路の出力から誤差補正用Ａ／Ｄ変換器の出力を減算する減算器と、減算器の出力とテスト信号とを乗算する乗算器と、乗算器の出力を長時間平均して、誤差補正対象のサブＡ／Ｄ変換器におけるＡ／Ｄ変換の誤差推定値を算出する長時間平均回路と、その出力を用いて、演算回路から出力されるデジタルコードに含まれるＡ／Ｄ変換の誤差の成分を補正する補正回路とを有する。 （もっと読む）