【課題】比較時に正相側と逆相側のノイズの伝播の仕方を同じにでき、差動アンプでコモンモードキャンセルを実現でき、高速動作時であっても精度を劣化させることのないＡＤ変換器を提供する。
【解決手段】リファレンス回路１１０は、複数の抵抗により形成される正相側抵抗ラダー１１１と、複数の抵抗により形成される逆相側抵抗ラダー１１２と、を含み、差動入力時には、正相側抵抗ラダー１１１および逆相側抵抗ラダー１１２は、高電位側の電源ＶＲＴと低電位側の電源ＶＲＢとの間に直列に接続され、シングル入力時は、正相側抵抗ラダー１１１は、高電位側の電源ＶＲＴと低電位側の電源ＶＲＢとの間に直列に接続され、逆相側抵抗ラダー１１２は、端部がグランドＧＮＤに接続される。 （もっと読む）

【課題】増幅器の出力抵抗Ｒ₁の抵抗値と平均化用抵抗素子Ｒ_aveの抵抗値との関係に制限されることなく、オーバーレンジ範囲を最小限にとどめて低電力で小面積なＡＤ変換器を提供する。
【解決手段】第１電圧と第２電圧との間を分圧して複数の基準電圧を生成する基準電圧発生器と、各基準電圧と入力信号の電圧との差電圧を増幅する複数の増幅器と、増幅器の出力端子間を接続する複数の平均化用抵抗素子とを備え、さらに、第１電圧よりも高い第３電圧と入力信号の電圧との差電圧を増幅する第１増幅器と、複数の増幅器のうち第１電圧が基準電圧として入力された増幅器の出力端子と第１増幅器の出力端子とを接続する第１抵抗素子とを有する第１平均化補助回路を複数設ける。 （もっと読む）

【課題】コストおよび消費電力の増大をともなう高速の演算増幅器に依存することなく、ＩＣ化に適した回路でもって、高い周波数領域での静電容量挙動を高感度かつ高確度に検出できるようにし、これにより、高周波領域での誘電率挙動による物性の検査や分析を的確に行うことを可能にする。
【解決手段】２つのセンサ容量素子Ｃｘ１，Ｃｘ２を高周波クロック信号＋Φ１に同期して相補的に充放電させる通電回路５０と、その２つのセンサ容量素子の通電電流差分ΔＩｘと上記高周波クロック信号＋Φ１とのアナログ乗算操作によって、上記通電電流差分に応じた直流成分を有する電圧Ｖｏ１を出力する同期検波回路１０と、この同期検波回路１０の検波出力電圧を平滑処理しながら増幅する演算増幅器３０とを備え、この演算増幅器３０の出力から上記２つのセンサ容量素子の静電容量差分ΔＣｘに対応する直流出力電圧を得る。 （もっと読む）

【課題】各比較器におけるクロックのばらつきに起因した性能の劣化を抑制する。
【解決手段】Ａ／Ｄ変換器１は、複数の比較器Ｃｍｐと、各比較器Ｃｍｐに基準電圧ＶＣＭを供給する共通の経路上に設けられた第１のスイッチＳＷｓｄとを含む。各比較器Ｃｍｐのサンプリング容量Ｃｃの一端には、サンプル期間に第２のスイッチＳＷｉｎを介してアナログ入力信号Ｖｉｎが印加され、比較期間に第３のスイッチＳＷｒｅｆを介して対応の参照電圧Ｖｒｅｆが印加される。また、サンプリング容量Ｃｃの他端には、サンプル期間に第４のスイッチＳＷｓおよび共通の第１のスイッチＳＷｓｄを介して基準電圧ＶＣＭが印加される。ここで、サンプル期間と比較期間との間の移行期間には、第１のスイッチＳＷｓｄがオフ状態になった後に、各比較器Ｃｍｐの第２および第４のスイッチＳＷｉｎ，ＳＷｒｅｆがオフ状態になり、第３のスイッチＳＷｒｅｆがオン状態になる。 （もっと読む）

【課題】
消費電力を抑制し，キャパシタサイズを小さくする。
【解決手段】
２のべき乗で重み付けされた容量値をもつ複数のキャパシタと，その第１の電極に接続された出力端子と，その第２の電極を制御デジタル信号に応じて，入力端子とプラス側基準電圧端子とマイナス側基準電圧端子のいずれかに接続する複数のスイッチとを有するプラス側及びマイナス側デジタル・アナログ変換器をそれぞれ有し，さらに，少なくとも同じ重み付けされたプラス側キャパシタとマイナス側キャパシタの間に設けられた複数の短絡スイッチとを有し，
サンプリング時に，プラス側及びマイナス側キャパシタの第２の電極に前記プラス側及びマイナス側入力端子をそれぞれ接続し，サンプリング後に，プラス側及びマイナス側キャパシタの第２の電極間を短絡する。 （もっと読む）

【課題】超小型に形成されて容量値および容量変化が非常に微小なセンサ容量素子の容量変化を、高効率かつ高精度に電圧変化に変換させて検出する。
【解決手段】センサ容量素子Ｃｓの静電容量を、スイッチドキャパシタ型負帰還回路を有する演算増幅器１１によって電圧変換するＣＶ変換回路であって、その負帰還回路は、演算増幅器１１の出力端子と反転入力端子間に直列に接続された第１，第２の容量素子Ｃ１，Ｃ２と、その容量素子Ｃ１，Ｃ２の中間接続点ｂに一方の電極端子が接続された第３の容量素子Ｃ３と、この容量素子Ｃ３の他方の電極端子を演算増幅器１１の出力端子または基準電位に接続する切り換えスイッチ回路Ｓｗ１，Ｓｗ２を有し、このスイッチ回路の接続位置によって等価的な帰還容量値を可変設定する。 （もっと読む）

【課題】パイプラインステージの入出力特性の誤差を補正し、ステージ出力をデコードしたときの折り返しの発生を防止して、出力レンジを有効に使う。
【解決手段】複数ステージＰ１１〜Ｐ１ｎにより順次、入力アナログ信号から部分デジタルデータを生成し、タイミング調整後デコーダ部３により加算する。各ステージは、部分Ａ／Ｄ変換器と、部分Ｄ／Ａ変換器と、前段からのアナログ信号に対して部分Ｄ／Ａ変換器の出力の加減算を行なう加算器と、加算器の出力を増幅して次段へ供給するゲインアンプとを備える。デコーダ部の出力に後述する補正値を加算する補正値加算部４と、補正値加算部の出力に基づき、ステージの入出力特性の２点における、出力データ間の中点と理想中点との間の誤差を算出し補正値として保持し、補正値加算部に出力する補正値演算部５と、それらを制御して誤差を算出する補正動作を行わせる制御部６とを備える。 （もっと読む）

【課題】逐次比較型ＡＤ変換回路において、変換に要する時間を引き延ばすことなく変換精度を向上させるようにする。
【解決手段】結合容量を介して縦続接続された複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路を備えた逐次比較型ＡＤ変換回路において、比較回路は、複数の増幅段のうち初段の増幅段を共通にしその後段にそれぞれ結合容量を介して接続された第１増幅段を有する第１比較部および第２増幅段を有する第２比較部と、第１増幅段の入力端子に接続された第１比較点シフト回路および第２増幅段の入力端子に接続された第２比較点シフト回路とを設け、第１および第２比較点シフト回路は、入力アナログ電圧と比較電圧との電位差をそれぞれ増幅する際に、比較電圧を互いに逆の方向へ所定量ずらすように構成した。 （もっと読む）

【課題】サンプルホールド回路を必要としない新規なパイプライン型のＡ／Ｄ変換器およびその制御方法の提供。
【解決手段】パイプライン型Ａ／Ｄ変換器であって、初段のステージは、アナログ入力信号をサンプリングする回路と、このサンプリングの動作タイミングを決定するタイミング切替スイッチと、サンプリングされたアナログ入力信号の値を反転する回路と、反転した値をデジタル信号に変換して出力する回路と、サンプリングされたアナログ入力信号の値を、前記デジタル信号の値に応じて調整する回路と、調整後の信号を後段の他のステージに出力する転送スイッチとを備える。これによって、従来のＡ／Ｄ変換器のようなサンプルホールド回路を省略できるため、コンパクト化と省電力化、低ノイズ化を達成できる。 （もっと読む）

【課題】サンプルホールド回路を必要としない新規なパイプライン型のＡ／Ｄ変換器およびその制御方法の提供。
【解決手段】パイプライン型Ａ／Ｄ変換器であって、その初段のステージは、アナログ入力信号をサンプリングする回路と、そのサンプリング動作タイミングを決定するスイッチと、アナログ入力信号の値を反転する回路と、反転した値を第１のデジタル信号に変換するＡ／Ｄ変換回路と、アナログ入力信号の値を第１のデジタル信号の値に応じて調整する第１の調整回路とを備え、かつ前記Ａ／Ｄ変換回路は、調整後の第１のデジタル信号を第２のデジタル信号に変換し、さらに前記調整後の第１のデジタル信号を第２のデジタル信号の値に応じて調整する第２の調整回路と、調整後の第２のデジタル信号を他のステージに出力するスイッチとを備える。これによって従来のサンプルホールド回路を省略できるため、コンパクト化と省電力化、低ノイズ化を達成できる。 （もっと読む）

【課題】高速かつ高精度のトラックアンドホールド回路を提供すること。
【解決手段】本発明に係るトラックアンドホールド回路は、アナログ入力信号Ｖｉｎをサンプリングする第１のサンプリング回路ＳＣ１と、第１のサンプリング回路ＳＣ１と並列に接続され、アナログ入力信号Ｖｉｎをサンプリングする第２のサンプリング回路ＳＣ２と、第１のサンプリング回路ＳＣ１から出力された信号を増幅する第１の増幅回路Ａ１と、第２のサンプリング回路ＳＣ２から出力された信号を増幅する第２の増幅回路Ａ２と、を備えたものである。 （もっと読む）

【課題】送信手段で認識された伝送元の信号を、受信手段にて正しく認識できるように信号のレベル補正を行い、さらには、アナログ伝送された信号に購入される外来ノイズが、Ａ／Ｄ変換時の分解能幅の中に収まるように信号のオフセットを実施してノイズの無効化を図る。
【解決手段】受信側ブロック４の信号入力側の直近に、補正ブロック８が配置された点にある。補正ブロック８には、送信側ブロック２で認識された伝送元の信号が受信側ブロック４でも正しく認識されるように信号レベルを補正するレベル補正部９と、ノイズを無効化するためのオフセット部１０が設けられている。 （もっと読む）

【課題】広いレンジの入力コモン電圧に対して安定して動作し、かつ、低消費電流の増幅回路及びＡ／Ｄコンバータを提供すること。
【解決手段】本発明に係る増幅回路は、第１の電源ＶＤＤと第２の電源ＧＮＤとの間で動作する増幅回路ＰＡ１００であって、制御端子に入力信号ＶｉｎＰ、ＶｉｎＮが入力されるトランジスタ対Ｎ１、Ｎ２と、その各トランジスタＮ１、Ｎ２と第１の電源との間に設けられた負荷抵抗対Ｐ１、Ｐ２と、第２の電源とトランジスタ対Ｎ１、Ｎ２との間に設けられた定電流源ＣＳと、第２の電源とトランジスタ対Ｎ１、Ｎ２との間において定電流源ＣＳと直列に接続され、クロック信号に応じてオンオフが制御される第１のスイッチＮ３と、を備えたものである。 （もっと読む）

【課題】大振幅の入力信号が入力された後における小振幅入力に対する応答特性を向上させ、かつ、消費電力を低減することができるＡＤ変換器及び比較回路を提供する。
【解決手段】コンパレータ１８の前段に設けられたプリアンプ１７は、ソースがそれぞれ異なる電流源に接続された一対のトランジスタＭＮ１，ＮＭ２と、当該トランジスタＭＮ１，ＮＭ２のソース間に設けられた第１のリセットスイッチＳＷ１とを備える。アンプモードでは、第１のリセットスイッチＳＷ１によりトランジスタＭＮ１，ＮＭ２のソース間を短絡することでトランジスタＭＮ１，ＮＭ２を差動対として用いて差動増幅器を構成する一方、リセットモードでは、第１のリセットスイッチＳＷ１によりトランジスタＭＮ１，ＮＭ２のソース間を開放することでトランジスタＭＮ１，ＮＭ２のそれぞれでソースフォロアを構成する。 （もっと読む）

【課題】低コストで複数のアナログ信号をアナログ・デジタル変換することが可能なＡ／Ｄ変換装置、及び、該Ａ／Ｄ変換装置を利用したヘッドセットを提供する。
【解決手段】複数のアナログ信号を入力し、各アナログ信号を順次切り替えることにより１つの信号に合成する信号合成部１０４と、信号合成部１０４によって合成された信号をアナログ・デジタル変換するＡ／Ｄ変換部１０５と、信号合成部１０４における信号の切り替えタイミングに対応したタイミングでＡ／Ｄ変換部１０５からのデジタル信号を分離する信号分離部１０６と、を備える。 （もっと読む）

【課題】アナログデジタル変換器の回路面積の増大を抑制する。
【解決手段】入力信号処理部１は、入力信号Ｖｉｎの電圧を信号電圧の初期値とし、ｎ回目（ｎ：正の整数）に出力した信号電圧から、比較器３の比較結果に基づいて１／２ⁿの入力レンジＶ_Rを減算し、ｎ＋１回目の信号電圧を出力する。参照電圧出力部２は、入力信号処理部１から出力される信号電圧と比較される入力レンジＶ_Rを繰り返し半分にした参照電圧を出力する。比較器３は、入力信号処理部１から出力される信号電圧と、参照電圧出力部２から出力される参照電圧とを比較する。 （もっと読む）

【課題】計算機出力等のディジタル信号をアナログ信号の一種である電流へ高精度で変換する装置を提供する。
【解決手段】本発明は、SQUID 磁束計、及びその出力に接続したロックインアンプを備える。高周波信号を変調コイルに印加することにより発生した高周波磁束Φに対し、SQUID
磁束計出力電圧Uが周期的に変化する三角パターンを発生させる。変調信号を変調コイル及びロックインアンプに印加することにより変調磁束を発生させて、三角パターンのピーク検出を行ない、かつ、入力コイルにフィードバックすることにより、三角パターンのピークにロックする。ロック時のフィードバック電流を加えたＤ／Ａ 変換器の出力電流或いは出力電圧を、Ｄ／Ａ 変換器の高精度化した出力として取り出す。 （もっと読む）

【課題】変換誤差の小さい光絶縁型Ａ／Ｄ変換回路を提供すること。
【解決手段】本発明に係るトランスインピーダンス増幅器は、第１の電源電圧が与えられる第１の端子と、前記第１の電源よりも低電位の第２の電源電圧が与えられる第２の端子と、を備え、入力アナログ電流信号に基づいて、前記第１の電源電圧又は前記第２の電源電圧のいずれかに２値化された電圧信号を出力するものである。これにより、変換誤差を低減することができる。 （もっと読む）

【課題】高速化を図りつつ、サンプル／ホールド部の消費電流を低減する。
【解決手段】アナログ／ディジタル変換器は、第１及び第２の信号がそれぞれ入力される第１及び第２のサンプル／ホールド回路１１ａ，１１ｂとサンプル／ホールド回路の出力信号が入力されるアンプ１２とを有するサンプル／ホールド部と、前記アンプの出力信号をアナログ／ディジタル変換し、前記第１及び第２の信号に対応する第３及び第４の信号を並列出力するアナログ／ディジタル変換回路１４と、前記第３の信号に基づいて振幅の最大値を検出する第１の最大値検出回路２３ａと、前記第４の信号に基づいて振幅の最大値を検出する第２の最大値検出回路２３ｂと、前記第１及び第２の最大値検出回路の出力結果の中から振幅の最大値を判定する最大値判定回路２４と、前記最大値判定回路の出力結果に応じて前記アンプの電流値を制御する可変電流源１３とを具備する。 （もっと読む）

【課題】バースト信号非受信期間におけるA/D変換器のレファレンスレベルの変動を小さくできる自動オフセット校正回路を有する受信機を提供することにある。
【解決手段】単一電源で動作する受信機において、受信信号を処理してアナログ信号を出力するアナログ回路と、アナログ信号をレファレンスレベルに基づいてデジタル信号に変換するA/D変換器と、デジタル信号を復調する復調回路と、A/D変換されたデジタル信号の中心レベルを検出し、検出した当該デジタル信号の中心レベルとレファレンスレベルの中心レベルとを一致させるオフセット校正を行う自動オフセット校正回路とを有し、バースト信号の受信期間はオフセット校正を行い、バースト信号の非受信期間はオフセット校正を停止する受信機。 （もっと読む）