【課題】カレントミラー回路の補償回路を工夫して、回路規模増を伴うことなく、ｎビッ
トのＤＡ変換器や、ＡＤ変換器等の基準電流を発生できるようにすると共に、残差アンプ
の温度に対する安定度を改善できるようにする。
【解決手段】ｎビットＡＤ変換出力をデジタルアナログ変換して、残差アンプＵ１１にア
ナログ信号を出力するｎビットＤＡ変換器ＤＡ１と、この出力をデジタルアナログ変換し
て、残差アンプＵ１２にアナログ信号を出力するｎビットＤＡ変換器ＤＡ２とに基準電流
を供給する基準電流発生部５０６を備え、所定の基準電流から、Ｕ１１の温度ドリフトに
トラッキングした基準電流を生成するカレントミラー回路１１１と、この出力電流をＤＡ
Ｃ及びＡＤＣの基準電流として仲介するカレントミラー回路１２４と、この基準電流から
、Ｕ１２の温度ドリフトにトラッキングした基準電流を生成するカレントミラー回路１３
１とを有するものである。 （もっと読む）

【課題】パルス遅延回路を用いてアナログ入力信号をＡ／Ｄ変換する装置において、変換式を用いることなく、入出力特性を理想特性（直線）に設定できるようにする。
【解決手段】パルス遅延回路と符号化回路とで構成されるＴＡＤ（時間Ａ／Ｄ変換装置）を備えた装置において、オフセット電圧Ｖｏｆｆにアナログ入力信号Ｖｉｎを加えた第１電圧と、オフセット電圧Ｖｏｆｆからアナログ入力信号Ｖｉｎを減じた第２電圧（Ｖｏｆｆ−Ｖｉｎ）とを生成し、各電圧をＴＡＤでＡ／Ｄ変換し、そのＡ／Ｄ変換結果ＤＴ１，ＤＴ２の差をとることでＡ／Ｄ変換データＤＴ０を生成する。また、この装置には、基準電圧をＡ／Ｄ変換したＡ／Ｄ変換結果を基準データとして記憶するラッチ回路を設け、Ａ／Ｄ変換対象となるアナログ入力信号Ｖｉｎの入力時には、Ａ／Ｄ変換結果をラッチ回路に記憶された基準データにて除算することにより、温度補正する。 （もっと読む）

【課題】ビット数の増加に伴うスイッチ数の増加を抑制し、面積の増大を防止することができるＤ−Ａ変換回路を提供すること。
【解決手段】本発明の一態様に係るＤ−Ａ変換回路は、抵抗ストリング１９０、第１選択回路１９１、アンプ回路１９２、第２選択回路１９３、第３選択回路１９４を備える。抵抗ストリング１９０は、上限電圧、下限電圧、中間電圧を含む複数の電圧を生成する。第１選択回路１９１は、下位ビットに応じて、複数の電圧のうちの中間電圧以下の第１電圧を選択して出力する。第２選択回路１９３は、上位ビットに応じて、複数の電圧のうちの中間電圧以上の電圧又は低位電源電圧のいずれかを選択して第２電圧を出力する。第３選択回路１９４は、上位ビットに応じて、下限電圧又は低位電源電圧を選択して第３電圧を出力する。アンプ回路１９２は、第１電圧と第２電圧とを加算し、第３電圧を減算して、出力電圧を出力する。 （もっと読む）

【課題】
本発明は、高精度な電圧計が不要であり、１ｃｈのＤ／Ａコンバータであってもテスト時間の短縮が可能なＤ／Ａコンバータを提供することを目的とする。
【解決手段】
開示のＤ／Ａコンバータの一形態は、入力されたデジタルコード信号をＤ／Ａ変換して出力するＤ／Ａコンバータであって、直列に接続された複数の抵抗によって入力電圧を複数の分圧比で分圧し、前記デジタルコード信号に応じてオン／オフ制御される複数のスイッチを介して、各分圧電圧のうち１つの電圧をアナログ信号として出力するＤ／Ａ変換回路部を備え、前記Ｄ／Ａ変換回路部は、前記入力電圧として入力されるテスト信号に対応する前記アナログ信号を出力すると共に、該テスト信号が入力される際の前記デジタルコード信号を出力することを特徴とする。 （もっと読む）

【課題】低入力容量を維持しながら、誤判定の発生を低減したＡＤ変換回路の実現。
【解決手段】入力信号の電圧Vinp,Vinnと、電圧値が順番に異なる複数の基準電圧VrpN,VrnNとのそれぞれの差電圧を増幅し、複数の基準電圧の電圧値の順番に対応した順番を有する複数の初段増幅器と、複数の初段増幅器の隣接する２個の初段増幅器54N,54(N+2)の出力の差電圧を増幅する１個以上の２段目増幅器56(N+1)と、複数の初段増幅器および１個以上の２段目増幅器の出力から、入力信号の電圧の複数の基準電圧に対するレベルを示す値を演算するエンコーダ53と、を備える。 （もっと読む）

【課題】ラインバッファ、第一切替え器、ＤＡ変換器、第二切替え器、及び、増幅器を直列に構成したチャンネルを多数備える回路において、いずれかのチャンネルの異常ＤＡ変換器を、冗長用のＤＡ変換器５０により救済する。
【解決手段】いずれかのＤＡ変換器が異常と判定されたときは、第一切替え器及び第二切替え器により、その異常と判定されたＤＡ変換器から冗長用のＤＡ変換器５０側にＤＡ変換器の接続を所定チャンネル分、例えば１チャンネル分シフトさせ、異常ＤＡ変換器を回避することができるようにした。 （もっと読む）

【課題】差動対数を削減でき、回路構成の増大、消費電流の増加を防止することができ、素子サイズ（レイアウト面積）の削減を図ることが可能な出力回路、信号線駆動回路および表示装置、並びにそれを用いた電子機器を提供する。
【解決手段】差動対段２１０，２２０は、ソース同士が接続された２つのトランジスタにより形成された差動対トランジスタと、差動対トランジスタに接続された電流源と、を含み、２つのトランジスタのうちの一方のトランジスタのドレインが出力端子として他の差動対の一方のトランジスタのドレインと接続され、一方のトランジスタのゲートに２つの基準電圧のうちの一方の基準電圧が供給され、他方のトランジスタのゲートに出力電圧が帰還され、能動負荷切り替え部２３０は、制御信号ＣＴＬに応じて、（２^ｎ−１）個の能動負荷を、ｎ個の差動対段に対して重み付けして選択的に割り付けて分圧動作を行わせる。 （もっと読む）

【課題】従来の差動チョッパ型コンパレータは、精度の高い比較結果を出力することができないという問題があった。
【解決手段】本発明にかかる差動チョッパ型コンパレータは、入力信号電圧Ｖｉｎと参照電圧Ｖｒｅｆとを比較する。そして、容量Ｃ１と、容量Ｃ２と、差動増幅回路５を有する差動増幅部１０２とを備える。容量Ｃ１の一端に、入力信号電圧Ｖｉｎと参照電圧Ｖｒｅｆのいずれか一方が第１のスイッチ部１００を介して印加され、容量Ｃ２の一端に、固定電圧Ｖｆｉｘが第２のスイッチ部１０１を介して印加される。差動増幅回路５の非反転入力端子または反転入力端子の一方が容量Ｃ１の他端に、非反転入力端子または反転入力端子の他方が容量Ｃ２の他端に、それぞれ接続される。容量Ｃ１の一端から見た第１のスイッチ部１００側のインピーダンスと、容量Ｃ２の一端から見た第２のスイッチ部１０１側のインピーダンスとが実質的に同一である。 （もっと読む）

【課題】柔軟性の高い、コモンモード電圧の補償方法を実現したい。
【解決手段】複数の正側の入力容量（Ｃｓ１ｐ、Ｃｓ２ｐ、・・・）は、複数の差動入力信号の、正側の複数の入力信号をそれぞれ並列に受ける。正側の調整容量Ｃｘｐは、コモンモード電圧を調整するための正側の電圧を受ける。複数の正側の入力容量（Ｃｓ１ｐ、Ｃｓ２ｐ、・・・）および正側の調整容量Ｃｘｐのそれぞれの出力端子が一つに結合される。複数の負側の入力容量（Ｃｓ１ｍ、Ｃｓ２ｍ、・・・）は、複数の差動入力信号の、負側の複数の入力信号をそれぞれ並列に受ける。負側の調整容量Ｃｘｍは、コモンモード電圧を調整するための負側の電圧を受ける。複数の負側の入力容量（Ｃｓ１ｍ、Ｃｓ２ｍ、・・・）および負側の調整容量Ｃｘｍのそれぞれの出力端子が一つに結合される。 （もっと読む）

本発明は、入力信号を所定の複数の閾値のうちの少なくとも異なる２つと比較するための調整可能な上記複数の閾値を有する複数の比較手段と、複数の増幅回路とを備えたアナログ入力信号をデジタル信号に変換するためのパイプライン型アナログからデジタルへの変換器（ＡＤＣ）であって、上記複数の比較手段は階層的ツリー構造を形成するように設けられ、上記階層的ツリー構造は複数の階層的レベルを有し、上記階層的レベルのうちの少なくとも１つが上記複数の増幅回路のうちの少なくとも１つの増幅回路と関連し、上記少なくとも１つの増幅回路は次の階層的レベルにおいて少なくとも１つの比較手段の入力を生成し、上記複数の階層的レベルは先行する階層的レベルの非線形歪みが除去されるように、前の階層的レベルの出力に従って上記調整可能な閾値を設定するための手段を備えたパイプライン型ＡＤＣに関する。
（もっと読む）

【課題】複数の出力部を並列接続して出力電流を増加させる構成の電圧出力装置では、各出力部の出力電流を均一化するために、出力側に抵抗を挿入しなければならない。このため、この抵抗によって電力損失が増加し、また発熱が発生するという課題があった。また、急激な負荷変動に対応するために出力側に抵抗を挿入することがあるが、この抵抗によって電力損失や発熱が発生するという課題があった。本発明はこのような課題を解決することを目的にする。
【解決手段】各出力部内に出力電流を検出する電流検出部を設け、この電流検出部の出力と入力信号を加算して、電流が増加すると出力電圧が低下するようにした。また、全出力部内の電流検出部の出力信号を加算し、この加算信号を各出力部の入力信号供給するアンプに帰還するようにした。電流検出部に用いる抵抗は抵抗値が小さいものを用いることができるので、電力損失や発熱を増加させることなく出力電流を均一化でき、かつ負荷変動に対処する出力抵抗を模擬できる。 （もっと読む）

【課題】アナログ信号を精度よく高分解能でデジタル信号に変換するアナログデジタル変換装置を提供する。
【解決手段】アナログデジタル変換装置が、アナログ入力信号Ｖ_ｉｎに応じてパルス信号を遅延させる複数の遅延ユニット１が接続されたパルス遅延回路１０１と電圧Ｖ_ＣＫに応じて基準クロックＣＫ０を遅延させ、一定間隔の位相に遅延させた複数のサンプリングクロックＣＫを出力するクロック発生回路２０１と、サンプリングクロックＣＫに同期してパルス信号の位置を検出し、数値データを出力する複数のパルス位置数値化部１０３と、クロック発生回路２０１の遅延ユニットにおける遅延時間が遅延ユニット１の遅延時間をパルス位置数値化部１０３の個数で除算した値と等しくなる電圧Ｖ_ＣＫを生成する昇圧回路２０２と、全ての数値データを加算し、加算結果を出力する加算部１０４と、を備える。 （もっと読む）

【課題】従来の電圧モードＤＡＣよりも、線形性が改善され、スイッチエリアの全体が小さく、そして寄生電気抵抗に鈍感なデジタル／アナログ変換器(ＤＡＣ)を提供する。
【解決手段】デジタル／アナログ変換器(ＤＡＣ)は、それぞれハイ基準電圧またはロー基準電圧のそれぞれに結合された第１入力をそれぞれ有するオペアンプ対を具備する。前記ＤＡＣは、複数のスイッチ制御されるセルを具備し、それぞれ、抵抗器および２つのフォース/センススイッチ対を具備する。それぞれのセル内において、４つの全てのスイッチは、抵抗器と結合されている。第１フォーススイッチは、第１オペアンプの出力と結合されるとともに、結合されているセンススイッチは、第１オペアンプの反転入力に結合されている。第２フォーススイッチは、第２オペアンプの出力に結合されるとともに、結合されているセンススイッチは、第２オペアンプの反転入力に結合されている。 （もっと読む）

【課題】逐次比較型ＡＤ変換回路において、見かけ上の変換速度を低下させることなく、比較回路でノイズを低減してＡＤ変換精度を向上させる。
【解決手段】結合容量を介して縦続接続され複数の増幅段を備え入力アナログ電圧と比較電圧の大小を判定する比較回路と、該比較回路の判定結果を順次取り込んで保持するレジスタと、該レジスタの値を電圧に変換し前記比較電圧を生成するローカルＤＡ変換回路とを備えた逐次比較型ＡＤ変換回路において、前記比較回路（１１）の増幅段の出力端子に接続された負荷容量調整手段（１６）と、負荷容量調整手段の容量値を変更する信号を生成する制御回路（１５）とを設け、上位ビットを変換する際には負荷容量調整手段の容量値を小さくさせ、下位ビットを変換する際には前記負荷容量調整手段の容量値を大きくさせるようにした。 （もっと読む）

【課題】
キャパシタの容量値の相対誤差の影響を抑えた変換回路と，それを有するパイプライン型ＡＤ変換回路を提供する。
【解決手段】
単位変換回路は，第１期間において，差動入力の差電圧が第１のキャパシタＣＳＦに印加され，第２期間において，アンプＡＭＰの入出力間に第１のキャパシタＣＳＦが接続され，差動入力に応じた参照電圧とアンプ入力との間に第２のキャパシタＣＲが接続される。キャパシタ間に相対誤差が存在していても，ＡＤ変換誤差を抑制することができる。 （もっと読む）

【課題】分解能を上げることによる回路面積及び消費電力の増大を抑えた並列補間型Ａ／Ｄ変換器を提供する。
【解決手段】ｍ＋１個（ｍは正の整数）の参照電圧ＶＲ１〜ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）を生成する参照電圧生成回路１１１と、参照電圧ＶＲ１〜ＶＲｍ＋１の各々と入力信号電圧との電圧差を増幅するｍ＋１個の差動増幅器Ａ１〜Ａｍ＋１を有する差動増幅器列１１２と、各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路を含む動作回路１１３とを設ける。ここで、より重要な情報を含むアナログ信号成分を精度良く変換できるよう特定の範囲では回路ばらつき耐性を高め、重要でない情報成分を変換する範囲は回路ばらつき耐性を低くするように、参照電圧をＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）とするとき、参照電圧ＶＲｋのｋ値に応じて比較回路の個数を異ならせる。 （もっと読む）

【課題】入力インピーダンスが高く、ノイズや歪みの少ない出力信号を得ることのできる全差動型スイッチトキャパシタフィルタ回路およびＡ／Ｄコンバーターを提供する。
【解決手段】クロック生成回路１１ｂから出力されるクロック信号φの１周期あたりでオペアンプＡＭＰ２がサンプリングキャパシタＣ１ａ，Ｃ２ａに充電する電荷量（トランスファーフェーズにおけるサンプリングキャパシタＣ１ａ，Ｃ２ａから積分キャパシタＣ１ｂ，Ｃ２ｂに転送する電荷量）を変化させないと共に、１周期あたりの充電回数を１／２（１回）にすることで、ＳＣＦ回路１１ａの入力インピーダンスを２倍にする。 （もっと読む）

【課題】出力電圧のリニアリティの調整精度を低下させることなく、オペアンプを用いた増幅回路の入力抵抗値、帰還抵抗値を低減して雑音に対する耐性を向上させることができるＤＡ変換回路を提供する。
【解決手段】ＤＡ変換回路は、オペアンプと、オペアンプの出力端子とグランドとの間に直列に接続された、複数の第１の抵抗素子と入力抵抗からなる抵抗ラダーと、一方の端子が対応する第１の抵抗素子の一方の端子と接続され、他方の端子が対応する第１の抵抗素子の他方の端子と第２の抵抗素子を介して接続された少なくとも１つのスイッチと、各々のスイッチのオン／オフを切り替える制御信号を出力するコントロール回路とを備える。オペアンプの一方の入力端子が基準電圧に接続され、他方の入力端子が入力抵抗のグランドに接続された端子とは逆の端子に接続され、オペアンプから制御信号の状態に対応した定電圧が出力される。 （もっと読む）

【課題】被測定電圧をＡＤ変換する場合に増幅回路で増幅して変換したときと増幅回路を用いずにダイレクト変換したときとで、変換データに連続性を確保する。
【解決手段】ＤＡ変換回路、増幅回路、ＡＤ変換回路を用いてＡＤ変換動作を制御する制御回路（２）は、前記ＤＡ変換回路から出力したアナログ信号を直接及び期待ゲインを２^ｎ（ｎは正の整数）とする前記増幅回路で増幅してＡＤ変換回路で変換した結果から前記増幅回路のゲインとオフセットを演算し、ビット精度を高くすべき被計測アナログ信号に対しては前記増幅回路で増幅してＡＤ変換回路で変換し、変換結果から前記オフセットを減算し、減算結果に、前記演算で得られたゲインに対する前記期待ゲインの比率を乗算してゲインの誤差を相殺し、誤差が相殺されたデータに基づいて、異なるビット精度のデータ間の連続性を保証するようにビット拡張された変換データを取得する処理を行なう。 （もっと読む）

【課題】増幅動作の際の消費電力を低減し、かつ、増幅器のゲインを調整することができる補間型Ａ／Ｄ変換器を得ること。
【解決手段】本発明にかかる補間型Ａ／Ｄ変換器は、基準電圧発生回路１０１、アナログ信号入力回路１０２、複数のプリアンプＡＭＰを有するプリアンプ群１０３及び複数の抵抗器１０４ａを有する補間回路１０４を少なくとも備える。プリアンプ群１０３には、基準電圧発生回路１０１から基準電圧Ｖｒが、アナログ信号入力回路からアナログ信号ＡＩＮが入力される。補間回路１０４は、プリアンプ群１０３の出力信号を補間した補間信号を出力する。プリアンプＡＭＰは、アナログ信号ＡＩＮと基準電圧Ｖｒとの差電圧ΔＶが規定値よりも小さい場合には差電圧ΔＶを増幅し、大きい場合には電流を遮断する。複数の抵抗器１０４ａは、隣接するプリアンプＡＭＰ間に直列に接続される。 （もっと読む）