【課題】高解像度の液晶表示装置のソースドライバに用いられる斬新なＤ／Ａコンバータ及び液晶表示装置のソースドライバを提供する。
【解決手段】ソースドライバは２ステージＤ／Ａコンバータを含む。この２ステージＤ／Ａコンバータは、１ビットシリアル電荷再分配Ｄ／Ａコンバータと、電圧選択手段と、ガンマ校正エキスパンディングと決定論理と、を含む。１ビットシリアル電荷再分配Ｄ／Ａコンバータは、第１容量と、端末容量と、第１スイッチ回路と、第２スイッチ回路と、を含む。第１容量は容量充電節点（ノード）とロー参考電圧入力節点の間に接続される。端末容量は電荷収集節点とロー参考電圧入力節点の間に接続される。第１スイッチ回路は、容量の充電周期において、容量充電節点をロー参考電圧入力節点またはハイ参考電圧入力節点に接続する。第２スイッチ回路は、電荷の再分配周期において、容量充電節点を電荷収集節点に接続する。 （もっと読む）

【課題】高解像度の液晶表示装置のソースドライバに用いられる斬新なＤ／Ａコンバータ及び液晶表示装置のソースドライバを提供する。
【解決手段】ソースドライバは２ステージＤ／Ａコンバータを含む。この２ステージＤ／Ａコンバータは、入力されたＭビットのデジタルコードによってアナログ電圧を出力する。ソースドライバは、２ビットシリアル電荷再分配Ｄ／Ａコンバータと、電圧選択手段と、を含む。２ビットシリアル電荷再分配Ｄ／Ａコンバータは、ハイ参考（参照）電圧を受けるハイ参考電圧入力節点（ノード）及びロー参考電圧を受けるロー参考電圧入力節点を有する。電圧選択手段は、前記Ｍビットのデジタルコードの少なくとも一部によって前記ハイ参考電圧と前記ロー参考電圧を選択電圧に設定する。 （もっと読む）

【課題】高サンプリングレートにおいて高精度でＤＣ信号をＡＤ変換可能な信号処理回路を提供する。
【解決手段】入力信号電圧に応じた振動幅で振動する電圧波形を生成する変調回路と、電圧波形を受け取る入力端と出力端との間を容量結合又は誘導結合するＡＣ結合回路と、ＡＣ結合回路の出力端に現れる出力電圧をＡＤ変換しデジタル値を出力するＡＤ変換回路と、デジタル値に基づいて入力信号電圧のＡＤ変換値を求める演算回路とを含む。 （もっと読む）

【課題】熱雑音および演算増幅器に要求されるオープンループゲインを大きくさせることなく、入力レンジおよびディジタル出力信号のビット数を大きくすることのできるパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】サンプルホールド用のコンデンサの個数ＭをＮ分割し、さらに基準電圧をＮ倍することで、基準電圧を加減算するために用いることが出来るコンデンサの数を増加させて入力レンジを広げ、ディジタル出力信号のビット数を大きくする。この場合、全てのコンデンサでアナログ信号をサンプルするため、コンデンサを分割する前後で熱雑音を劣化させない。さらに、アナログ信号を増幅するための帰還素子として用いるコンデンサと、残りのコンデンサとの比はコンデンサを分割する前後で変わらないため、演算増幅器１２８に要求されるオープンループゲインを増加させない。 （もっと読む）

【課題】Ｄ／Ａ変換機能を有するものであって、回路構成の変更を伴うことなくＡ／Ｄ変換およびＤ／Ａ変換の分解能を変更可能なＡ／Ｄ変換器を提供する。
【解決手段】巡回型Ａ／Ｄ変換器１は、外部から与えられるADC/DAC機能切替信号に応じて制御回路１０がスイッチＳ１〜Ｓ１１の切り替えを制御することにより、外部より信号入力端子３を介して入力される入力信号電圧ＶinをＡ／Ｄ変換して１２ビットのＡ／Ｄ変換値を出力するＡ／Ｄ変換動作と、外部より与えられるデジタル値をＤ／Ａ変換して得られるアナログ電圧Ｖoutを信号出力端子９を介して出力するＤ／Ａ変換動作とを選択的に実行可能に構成される。 （もっと読む）

【課題】
従来のＡＤ変換回路は動作タイミングを適切に制御できないという問題があった。
【解決手段】
入力するアナログ信号とリファレンス電圧との差分を出力する差動アンプと、リファレンス電圧が連続する差動アンプの中間電圧を補間する補間回路と、差動アンプの出力信号および補間回路の出力信号の遅延時間を可変する遅延回路と、遅延回路の出力信号を所定周波数のクロック信号に応じて二値信号に変換する判定回路と、判定回路が出力する二値信号をデジタルデータにエンコードするエンコーダ回路とを有するＡＤ変換回路と、ＡＤ変換回路が出力するデジタル信号を等化して受信データを復号する等化復号回路と、ＡＤ変換回路の変換タイミングを変化させてＡＤ変換回路または等化復号回路の出力信号を評価し、評価結果が予め設定した範囲内となるＡＤ変換回路の変換タイミングを選択する調整回路とを有する。 （もっと読む）

【課題】演算処理部の出力に異常レベルのノイズが重畳する状態において、その異常の要因がアナログ入力信号に重畳されたノイズによるものなのか、入力モジュールの故障によるものかを判定可能とした入力モジュールを実現する。
【解決手段】アナログ入力信号に重畳するノイズをローパスフィルタで軽減してＡＤコンバータによりデジタル変換し、ファームウェアフィルタを備える演算処理部で処理して上位装置に出力する入力モジュールにおいて、
前記アナログ入力信号に重畳するノイズが設定された所定の閾値の範囲か否かを検出してこのノイズのレベル異常を判定する第１監視部を具備する入力ノイズ検出部と、
前記演算処理部の出力より前記アナログ信号のノイズレベルを推定演算し、これが前記所定の閾値の範囲か否かを検出してレベル異常を判定する第２監視部と、
前記第１監視部の判定出力と前記第２監視部の判定出力とを入力し、異常原因を特定して上記上位装置に出力する診断部と、
を備える。 （もっと読む）

【課題】オフセットキャンセル動作において発生する消費電力を低減可能なコンパレータを提供する。
【解決手段】差動入力信号を受ける一対のＭＯＳトランジスタのドレインと高電位電源線に接続し、一対のＭＯＳトランジスタのドレインに接続する差動出力ノード間の電位差を増幅し、増幅後の電位を差動出力ノードに保持する増幅部と、差動出力ノード間の電圧増幅時に、差動出力ノードにキャンセル電流を流し、増幅部による増幅動作後に、一対のＭＯＳトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するキャンセル回路と、差動入力信号の一方の信号の電位を他方の信号の電位と等しく設定し、差動出力ノード間の電位差を増幅したときに、差動出力ノード間の電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後に逆転するように、キャンセル電流を設定するコントローラと、を備える増幅回路。 （もっと読む）

【課題】レベルシフト用コンデンサ、スイッチング素子を接続することによって生じる面積の増加を抑え、チップコストを削減することのできるパイプライン型Ａ／Ｄコンバータを提供すること。
【解決手段】ＣＬＳ技術を用いて構成されるパイプライン型Ａ／Ｄコンバータ１０のある連続した２段１１−ｎ，ｎ＋１において、参照電圧との比較をエスティメートフェーズにのみ行うことでＡ／Ｄコンバータ回路のタイムシェア動作を行う。これにより、小面積でＡ／Ｄコンバータの動作を行うことができる。 （もっと読む）

【課題】レベルシフト用コンデンサ、スイッチング素子を接続することによって生じる面積の増加を抑え、チップコストを削減することのできるパイプライン型Ａ／Ｄコンバータを提供すること。
【解決手段】ＣＬＳ技術を用いて構成されるパイプライン型Ａ／Ｄコンバータ１０のある連続した２段１１−ｎ，ｎ＋１において、参照電圧との比較をレベルシフトフェーズにのみ行うことでＡ／Ｄコンバータ回路のタイムシェア動作を行う。これにより、小面積でＡ／Ｄコンバータの動作を行うことができる。 （もっと読む）

【課題】ＣＬＳ技術を用いて構成されるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータであって、レベルシフト用コンデンサを接続することによって生じるアナログ出力電圧の急激な変化を抑え、低消費電力で動作することのできるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】エスティメートフェーズからレベルシフトフェーズに移行する際、演算増幅器ＡＭの出力をコモン電圧のレベルにリセットする。このため、演算増幅器ＡＭの出力端子にレベルシフト用コンデンサＣ３を接続した際に生じるアナログ出力信号Ｖｏｕｔの急激な変動を抑えることができる。よって、これによる消費電力の増加を抑えることができる。 （もっと読む）

【課題】電圧以外の入力信号を電圧に変換した上でＡ／Ｄ変換することができるＡ／Ｄ変換器を提供する。
【解決手段】制御回路８は、初期化したコンデンサＣＧをオペアンプ９の入出力端子間に接続するとともにスイッチＳ１２を開いた状態で信号電荷Ｓinを入力してコンデンサＣＧの電荷設定を行う。これにより、オペアンプ９から信号電荷Ｓinに応じた変換電圧が出力される。その後、コンデンサＣＦ、ＣＳ１０、ＣＳ１１に変換電圧に応じた電荷を設定し、コンデンサＣＦをオペアンプの入出力端子間に接続した状態でＡ／Ｄ変換回路７の変換結果に応じてコンデンサＣＳ１０、ＣＳ１１の非共通側電極を複数の基準電圧線の何れかに接続することにより各コンデンサ間で電荷再分配を行い、その後必要回数だけオペアンプ９から出力される残余電圧に応じた電荷設定と初期化それに続く電荷再分配を行う。 （もっと読む）

【課題】参照電圧の数の削減により面積の削減を可能とし、ＤＮＬ悪化を防ぐことを可能とするデジタルアナログ変換回路、データドライバ、表示装置の提供。
【解決手段】参照電圧集合体の参照電圧を、参照電圧グループ２０−１〜（ｚＳ＋１）にグループ化する。デコーダ１０は、参照電圧グループのそれぞれに対応して設けられ、参照電圧グループの参照電圧から、前記入力デジタル信号の第１ビットグループの値に対応する列に割当てられた参照電圧をそれぞれ選択するサブデコーダ１１−１〜（ｚＳ＋１）と、サブデコーダの出力を入力し、サブデコーダでそれぞれ選択された参照電圧から、前記入力デジタル信号の第２のビットグループの値に応じて、第１及び第２の電圧を選択するサブデコーダ１３と、を含む。内挿回路３０は前記デコーダで選択された前記第１及び第２の電圧を入力し、２つの電圧を１対１の内挿比で内挿した電圧レベルを出力する。 （もっと読む）

【課題】広い温度範囲内で周囲の温度変化に対するデジタル出力の変動を安定化させる。
【解決手段】 マイクロホン（１）によって音から変換されたアナログ電気信号をデジタル電気信号にアナログ−デジタル変換して出力する信号処理装置（１３）において、マイクロホン（１）から出力されたアナログ電気信号を増幅するプリアンプ（１５）と、プリアンプ（１５）から出力されたアナログ電気信号を基準電圧Ｖｒｅｆと比較してアナログ−デジタル変換するアナログ−デジタル変換器（１２）と、基準電圧Ｖｒｅｆを生成してアナログ−デジタル変換器（１２）に供給する基準電圧生成回路（１４）と、を備え、基準電圧生成回路（１４）は、信号処理装置（１３）を構成する電気回路素子の中でその他の電気回路素子と比べてその電気的性質の温度依存性が高い素子を備え、この素子の両端子間電圧に応じた基準電圧Ｖｒｅｆを生成する。 （もっと読む）

【課題】Ｔｒ．補間型比較器列を構成要素とし、プリアンプ列が出力する複数の差電圧を補間しつつＡＤ変換するＡ／Ｄ変換器において、前記Ｔｒ．補間型比較器列を構成する複数個のＴｒ．補間型比較器のオフセットをキャンセルする。
【解決手段】複数の抵抗Ｒ１〜Ｒｍは複数の参照電圧を発生する。複数のサブ抵抗Ｒ１１〜Ｒｍ４は、前記各参照電圧を更に分解する複数のサブ参照電圧を発生させる。キャリブレーション期間では、キャリブレーション対象となるＴｒ．補間型比較器を選択すると共に、この選択されたＴｒ．補間型比較器の閾値電圧に等しいサブ参照電圧をスイッチＳＷ１１〜ＳＷｍ４により選択し、この選択したサブ参照電圧をスイッチＳＷＡＩＮ１、ＳＷＡＩＮ２によりアナログ入力信号ＡＩＮに代えてプリアンプ列１０２の各プリアンプＡ１〜Ａｍに入力し、この状態でキャリブレーションを行う。 （もっと読む）

【課題】低消費電力で信号の歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】シフトレジスタＳＲＥＧ、１ビットディジタルΔΣ信号を入力し、一対の信号を出力するスイッチ回路ＳＷ１〜ＳＷ（Ｎ）、出力された一対の信号を入力して一対の信号として出力するインピーダンス素子ＩＭＰ１〜ＩＭＰ（Ｎ）、出力された一対の信号の一方を入力する反転入力端子ＯＰＡａ、他方を入力する非反転入力端子ＯＰＡｂ、１ビットディジタルΔΣ信号をディジタルアナログ変換した信号を出力する出力端子１０２を備える演算増幅器ＯＰＡ、反転入力端子ＯＰＡａと出力端子１０２とに接続されるインピーダンス素子ＩＭＰ０−Ｎ、非反転入力端子ＯＰＡｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子ＩＭＰ０−Ｐによりディジタルアナログ変換器を構成する。 （もっと読む）

【課題】本発明は、液晶表示装置用データドライバーのデジタルアナログ変換装置及びその変換方法に関するものであり、より詳細には、電流伝送路制御とトランスコンダクタンスの割合調整を通じて下位ビットに該当する情報をアナログ信号に変換するデータドライバーのデジタルアナログ変換装置及びその変換方法に関するものである。
【解決手段】本発明によるデータドライバーのデジタルアナログ変換器によれば、デルタ電流生成部と出力バッファー増幅部との間のトランスコンダクタンスの割合を調整して、電流伝送路を制御することを通じて下位ビットに該当する映像データをアナログ信号に変換させることで、データドライバーの面積を画期的に減少させることができるだけでなく、共通モード帰還回路を使わなくてデルタ電流生成部を具現することができて追加的な面積増加がないという長所がある。 （もっと読む）

【課題】低消費電力で、素子の相対的なばらつきによって発生する信号歪みやＳＮＲ劣化が少ないディジタルアナログ変換器を提供する。
【解決手段】１ビットレジスタ１０３と、１ビットディジタルΔΣ信号及び、１ビットレジスタ１０３の出力信号を一対の入力信号とし、一対の出力信号を出力するスイッチ回路１０４、この一対の出力信号を入力し、ノイズを除去して第１出力信号、第２出力信号を出力する２端子対インピーダンス素子１０５、反転入力端子１０８ａ、非反転入力端子１０８ｂ、出力端子１０８ｃを有する演算増幅器１０８、反転入力端子１０８ａと出力端子１０８ｃとの間に接続されるインピーダンス素子１０６、非反転入力端子１０８ｂに一端が接続され、他端に基準電圧が与えられるインピーダンス素子１０７によってディジタルアナログ変換器を構成する。 （もっと読む）

【課題】ノイズを低減する。
【解決手段】アナログの入力信号に応じた差動の入力電圧を発生する差動増幅器と、比較データに応じた差動の比較電圧から差動の入力電圧を減算した差動の出力電圧を出力する電荷再配分型の差動ＤＡ変換器と、差動の出力電圧における、ポジ側出力電圧とネガ側出力電圧とを比較するコンパレータと、コンパレータの比較結果に基づき差動の出力電圧をほぼ０とする比較データを特定して、特定した比較データを出力データとして出力する制御部と、差動増幅器のコモン電位および差動ＤＡ変換器のコモン電位の少なくとも一方を、コンパレータのコモン電位の目標値に応じて設定する設定部と、を備えるＡＤ変換装置を提供する。 （もっと読む）