【課題】 可変容量素子の容量を制御するための制御電圧を発生する電圧発生回路において、より簡易で、かつ、より低価格な構成を提供する。
【解決手段】 電圧発生回路３を、抵抗回２０と、複数の入力ポート１１〜１８と、出力ポート３０とで構成する。抵抗回路２０は、複数の抵抗２１〜２７を有し、複数の抵抗２１〜２７を直列又は並列に接続して構成される。複数の入力ポート１１〜１８には、電位状態をハイ状態、ロー状態及び開放状態のいずれかに制御する制御信号がそれぞれ入力される。そして、出力ポート３０は、複数の入力ポート１１〜１８のそれぞれの電位状態の組み合わせに対応した電圧値の電圧信号Ｖｃを出力する。 （もっと読む）

【課題】 差動増幅装置が出力するオフセット電圧を充分に抑制する。
【解決手段】 差動増幅器10は、キャパシタCを介して＋IN端子に入力される信号と、−IN端子に入力される信号の差分を増幅する。スイッチS1は、＋IN端子が、キャパシタCを介した信号を入力するか否かを切り替える。抵抗RINは、＋IN端子と−IN端子の間に接続される。オフセット電圧補正回路20は、＋IN端子がキャパシタCを介した信号を入力しないようにスイッチS1が制御された補正期間において、差動増幅器10の出力信号に基づき差動増幅器10のオフセット電圧を補正する。 （もっと読む）

【課題】アナログ信号に含まれているサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等に起因する影響を抑えて信号処理することのできるサンプルホールド回路及びＡＤ変換器を提供する。
【解決手段】入力されたアナログ信号をサンプルホールドするための第１のサンプルホールド回路部２３と、第２のサンプルホールド回路部２４との２つのサンプルホールド回路部を備えている。第１のパルス信号生成回路部２１は、各サンプルホールド動作周期Ｔ_SHにおいて、任意のタイミングで第１のサンプルホールド回路部２３によりアナログ信号Ａ_INがサンプルホールドされると共に、その任意のタイミングを変化させて、第１のパルス信号Ｓ₁を生成する。これにより、サンプルホールド回路２０から出力されたアナログ信号Ａ_SHに、なるべく周期性ノイズの同じオフセット成分を付加されないようにする。 （もっと読む）

【課題】短時間で誤差を補正することができるアナログデジタル変換器を提供することを課題とする。
【解決手段】アナログデジタル変換器は、アナログ入力電圧をサンプリングするスイッチトキャパシタ回路（１０１）と、前記スイッチトキャパシタ回路の電圧の正負符号を変換する符号変換回路（４０１）と、前記符号変換回路の出力電圧を増幅するアンプ（３０１）と、前記アンプの出力電圧から前記アンプのオフセット電圧を除去するオフセット電圧除去回路（４０２）と、前記オフセット電圧除去回路の出力電圧をラッチするラッチ回路（３０２）と、補正モードでは、前記ラッチ回路の出力電圧に応じて前記スイッチトキャパシタ回路の誤差を補正する制御部（１０３）とを有し、前記スイッチトキャパシタ回路は、アナログデジタル変換モードでは、前記ラッチ回路の出力電圧に応じてアナログ電圧を出力する。 （もっと読む）

【課題】半導体集積回路に内蔵されたアナログ／デジタル変換器をテストするためのテスト信号発生器として半導体集積回路に内蔵されたデジタル／アナログ変換器を使用する際に、デジタル／アナログ変換器が正常なデジタル／アナログ変換動作を実行可能であるか否か動作検証することを可能とすること。
【解決手段】半導体集積回路１は、アナログ／デジタル変換器(ＡＤＣ)５とデジタル／アナログ変換器(ＤＡＣ)６とを内蔵する。ＤＡＣ６は、ＡＤＣ５をテストするためのテスト信号生成器として使用可能とされる。半導体集積回路１は、ＤＡＣ６の出力端子とＡＤＣ５の入力端子の間に入力端子と出力端子とが接続されたバッファ増幅器７を更に具備する。バッファ増幅器７の出力端子とＡＤＣ５の入力端子のいずれか一方は、半導体集積回路１の外部端子(Ｔ_１、Ｔ_２)として外部に導出される。 （もっと読む）

【課題】 電子装置における受信回路の面積及び消費電力を低減することができる。
【解決手段】 本受信回路は、受信データを異なるタイミングでサンプリングする複数のサンプリング回路（ＳＷｓ）と、複数のサンプリング回路によりサンプリングされたそれぞれのデータを保持する複数のホールド回路（Ｃ）と、複数のホールド回路からの出力に基づき、入力信号の等化及び補間の度合いを決定するためのパラメータを算出するパラメータ算出回路（７０、７２、７４）と、パラメータ算出回路により算出されたパラメータに基づき、複数のホールド回路のそれぞれの出力に対し重み付けを行う重み付け回路（７６）と、重み付け回路により重み付けが行われたホールド回路の出力データを合成して出力する出力回路（Ｎ３）と、を備えることを特徴とする受信回路。 （もっと読む）

【課題】ＡＤＣを適切に補正することができる。
【解決手段】変換部１は、光信号を電気信号に変換する。増幅器２は、変換部１によって変換された電気信号を増幅する。ＡＤＣ３ａ〜３ｎは、増幅器２で増幅された電気信号を時分割でアナログ−デジタル変換する。制御部４は、複数のＡＤＣ３ａ〜３ｎの補正を行う際、複数のＡＤＣ３ａ〜３ｎの出力の合計振幅または平均振幅が所定値以上となるように、増幅器２の増幅率を制御する。 （もっと読む）

【課題】光信号を復調する際に、サンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させたアナログ・デジタル変換を実現する。
【解決手段】フォールディング回路100に、入力信号光を互いに等しい光強度を有するＮ個の信号光に分配する信号光分配部110と、入力参照光を互いに異なる光強度を有するＮ個の参照光に分配する参照光分配部120と、Ｎ個の信号光とＮ個の参照光との光強度から入力信号光の光強度を量子化したＮビットの温度計コードを導出し、この温度計コードの論理を１ビットおきに反転させた反転温度計コードの各ビットの総和の出力を、入力信号光の光強度の変化に応じて折り返される折返し信号として出力する折返し信号出力部130とを備える。 （もっと読む）

【課題】ディスプレイ駆動装置、さらに詳細には、平板ディスプレイ駆動装置を提供する。
【解決手段】本発明によるディスプレイ駆動装置は、電源電圧より減少した入力電圧を受け取って基準電圧を生成し、Ｍ（Ｍは、正の整数）ビットのデータ信号に対応する基準電圧を選択するデジタル／アナログ変換部、及びデジタル／アナログ変換部から選択された基準電圧を増幅する増幅部を備える。本発明によるディスプレイ駆動装置は、ディスプレイ駆動装置の回路面積及び電力消費を最小化することができる。 （もっと読む）

【課題】従来のデジタルアナログ変換器では変換精度を向上させることができない問題があった。
【解決手段】本発明のデジタルアナログ変換器は、デジタル入力値の上位側ｍビットの値に対応した第１のアナログ電圧ＶＯ１と第２のアナログ電圧ＶＯ２とを出力する上位デジタルアナログ変換器ＤＡ１と、下位電圧側ノードＮＤ１の電圧ＶＲ１と、上位電圧側ノードＮＤ２の電圧ＶＲ２との電圧差を前記デジタル入力値の下位側ｎビットの値に応じて分割してアナログ出力電圧ＶＯＵＴを出力する下位デジタルアナログ変換器ＤＡ２と、下位電圧側ノードＮＤ１に接続される第１のコンデンサＣ１と、上位電圧側ノードＮＤ２に接続される第２のコンデンサＣ２と、を有し、上位デジタルアナログ変換器ＤＡ１は、下位デジタルアナログ変換器ＤＡ２に第１、第２のアナログ電圧ＶＯ１、ＶＯ２を排他的に出力する。 （もっと読む）

【課題】従来のΔΣ型のＡ／Ｄ変換器を用いたＤＣオフセット補正は過大入力があると発振し正常にＡ／Ｄ変換できないことから、利得アンプの利得を最小に設定しオフセットを測定していたために精度が悪く、またＤＣ値の測定にはＡ／Ｄ変換後にデジタルローパスフィルタが必要であり低速で回路規模が大きくなる課題を有していた。
【解決手段】ＤＣオフセット補正時にΔΣ型のＡ／Ｄ変換器３０８の内部の量子化器を用いることで、利得アンプ３０５の利得を大きくとりながら、過大入力があっても発振せず正常にかつ高速にＡ／Ｄ変換結果が得られる。また、Ａ／Ｄ変換器３０８の出力側にデジタルローパスフィルタを必要としないため、小規模な付加回路で実現可能である。 （もっと読む）

【課題】画素情報の読出し速度を向上させることが可能な半導体装置および固体撮像装置を提供する。
【解決手段】カラムＡＤＣは、ＰＧＡ２２と、縦列接続された２つの巡回型ＡＤＣとを含む。ＰＧＡ２２は、画素の黒レベルおよび信号レベルの差分を増幅した信号にＶｒｅｆを加算した電位をＰＧＡ画素情報として出力する。第１ＡＤＣ２４＿１は、Ｖｒｅｆを参照電位としてサンプリングして保持するとともに、ＰＧＡ画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるｉ行の画素情報に応じてデジタル値の中の上位ビットを生成すると、（ｉ＋１）行の画素情報のサンプリングを開始する。第２ＡＤＣ２４＿２は、第１ＡＤＣ２４＿１が（ｉ＋１）行の画素情報をサンプリングして保持するのと並行して、第１ＡＤＣ２４＿１によって生成された上位ビットに応じて該デジタル値の中の下位ビットを生成する。 （もっと読む）

【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。 （もっと読む）

【課題】多チャネル量子化器および量子化の方法を提供する。
【解決手段】１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。ＡＤＣはまた、複数のチャネルに接続され、時間的に変化する基準信号を供給するように構成されたランプ発生器１１６を含む。 （もっと読む）

【課題】高精度な演算増幅器が不要で、低電力動作、高速動作が可能で、しかも小型化が容易なＡＤ変換器および信号処理システムを提供する。
【解決手段】第１のアナログ信号および第１のアナログ信号の電圧値と第１の基準電圧および第２の基準電圧の差電圧との差に応じた電圧値の第２のアナログ信号を入力し、第１のアナログ信号の電圧値と第２のアナログ信号から生成した中間電圧値の第３のアナログ信号を生成し、第１、第２、および第３のアナログ信号を出力する信号生成部２１と、第１のアナログ信号の電圧値と第２のアナログ信号の電圧値を比較し、比較結果に応じた値のデジタルデータを出力する比較部２２と、比較部２２の比較結果に応じて信号生成部２１から出力される第１のアナログ信号、第２のアナログ信号、および第３のアナログ信号の第１の出力部および第２の出力部への入力を切り替える切替部２５とを有する。 （もっと読む）

【課題】ＣＬＳ技術を用いたスイッチトキャパシタ回路に適用する演算増幅器の動作速度に関する所要水準を抑制しつつ比較的振幅の大きい入力信号にも適合するという優位性を維持したスイッチトキャパシタ回路等を実現する。
【解決手段】コンデンサＣｃｌｓおよびスイッチＳＷ１０４、ＳＷ１０５、ＳＷ１０６を含んでＣＬＳ回路１２０を構成する一方、スイッチＳＷ１０７が介挿された導体部、および、ＳＷ１０４、ＳＷ１０５、ＳＷ１０６により切替え回路１３０を構成し、この切替え回路１３０によってレベルシフト用コンデンサＣｃｌｓを、サンプリングフェーズで、アナログ入力信号Ｖｉｎで充電されるように接続し、レベルシフトフェーズで、アナログ信号出力端子Ｖｂと演算増幅器１１０の出力端子との間に介挿されるように接続関係を切替えるように構成する。 （もっと読む）

【課題】差分増幅回路を用いたＡＤ変換装置において、量子化誤差の蓄積を抑圧するように補償して、ＡＤ変換出力信号のＳＮＲを従来例に比較して大幅に改善する。
【解決手段】差動増幅回路１ＡとＡＤ変換器３Ａとデジタル復調回路４Ａとを備えたＡＤ変換装置において、減算器４２，５２は、ＡＤ変換器３Ａからのデジタル信号をアナログ信号にＤＡ変換するＤＡ変換器４１，５１と、差動増幅回路１Ａからのアナログ出力信号からＤＡ変換器４１，５１からのアナログ信号を減算して、ＡＤ変換器３Ａの量子化誤差を示す減算結果信号を出力する。ＡＤ変換器３０は、減算器４２，５２からの減算結果信号をデジタル信号にＡＤ変換し、加算器４３，５３は、ＡＤ変換器３Ａからのデジタル信号にＡＤ変換器３０からのデジタル信号を加算することにより量子化誤差が実質的にゼロとなるように補償して、加算結果信号をデジタル復調回路４Ａに出力する。 （もっと読む）

【課題】大きなバイアス電流を用いることなく高速動作および低消費電力を可能とするAD変換回路を実現する。
【解決手段】本発明の一態様としてのA/D変換回路は、第1サンプリング容量と、第1サンプリングスイッチと、バッファ回路と、第2サンプリング容量と、第2サンプリングスイッチと、第1変換手段と、第1リセットスイッチと、第2リセットスイッチとを備える。第1および第2サンプリングスイッチをオンにして、第1サンプリング容量に電圧をトラックし、バッファ回路を介して第2サンプリング容量にバッファ電圧をサンプルする。第1サンプリングスイッチをオフにして電圧をホールドする。第2サンプリングスイッチをオフにし、第1変換手段により第2サンプリング容量から電圧を読み出してA/D変換する。その後、第1および第2リセットスイッチにより、第1および第2サンプリング容量をリセットする。 （もっと読む）

【課題】
電流モード入力を有するアナログ−デジタル変換器（ＡＤＣ）を備えた受信器が提供される。
【解決手段】
受信器は、変調された無線信号を復調して電流モードベースバンド信号を生成するように構成されたダウンコンバータ２２８と、該電流モードベースバンド信号をデジタル出力信号に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）２２４とを有する。ダウンコンバータ２２８は介在フィルタ素子なくＡＤＣ２２４に接続される。 （もっと読む）

【課題】大きなヘッドルームを設定したアナログ信号をデジタル処理回路で増幅したときのＳ／Ｎ特性を向上する。
【解決手段】音声処理系統１１〜１ｎは、アナログ増幅回路２１〜２ｎ、ＡＤ変換回路３１〜３ｎ、デジタル処理回路４１〜４ｎを有する。第１の音声処理系統１１に入力されたアナログ信号は、分配スイッチ６２を介して第１と第２の音声処理系統のアナログ増幅回路２１、２２に分配される。分配されたアナログ信号は、２６ｄＢに設定されたヘッドルームに基づいてアナログ増幅回路２１、２２で増幅され、ＡＤ変換回路３１、３２で−２６ｄＢＦＳのデジタル信号に変換される。これらのデジタル信号は、切換スイッチ７１、７２を介して、デジタル信号の加算・処理回路４０に入力される。これらのデジタル信号は、デジタル信号の加算・処理回路４０において加算、増幅され、一般的基準の出力レベルである−２０ｄＢＦＳのデジタル信号として出力される。 （もっと読む）