【課題】実装面積の増加を抑制しつつ、検査コストを低減させることができる半導体集積回路等を提供すること。
【解決手段】第１のＤＡ変換器１０と、第２のＤＡ変換器１１と、第１のＤＡ変換器１０の出力を増幅する増幅器１２と、第２のＤＡ変換器１１の出力を入力するオペアンプ１３とを備えた半導体集積回路１において、第２のＤＡ変換器１１の出力を増幅する増幅器としてオペアンプ１３を機能させる通常モードと、第２のＤＡ変換器１１の出力を第１のＤＡ変換器１０の出力と比較する比較器としてオペアンプ１３を機能させる検査モードとを切替える切替え器１４とを設けた。 （もっと読む）

【課題】動作試験を容易にする差動入力ＡＤコンバータを提供する。
【解決手段】差動アナログ入力のＡＤコンバータにおいて，第１の差動アナログ入力信号を第１のデジタル出力信号に変換する第１のＡＤコンバータと，第２の差動アナログ入力信号を第２のデジタル出力信号に変換する第２のＡＤコンバータとを有する。第１，第２のＡＤコンバータは，それぞれ，第１，第２の差動アナログ入力信号をサンプルリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，少なくとも第２のサンプルホールド回路は，制御信号により，第２の差動アナログ入力信号の逆相信号を出力する。さらに，制御信号により第２のサンプルホールド回路の正または負極側の出力端子と第１のサンプルホールド回路の負または正極側の入力端子とを接続するテスト用スイッチ手段を有する。 （もっと読む）

【課題】従来のデジタル信号再生装置が有していた、アナログ信号に漏洩した高周波ノイズを低減し、アナログ信号の純度を本来の精度まで引き上げることができるデジタル信号再生装置を提供する。
【解決手段】デジタル・アナログ変換部とアナログローパスフィルターから構成されるデジタル信号再生装置において、2個以上のローパスフィルターを有する、あるいは個別半導体によりカスコード回路を用いてアナログフィルター回路を構成する。 （もっと読む）

【課題】ＶＩＣの線形性を高めるとともに、ＡＤＣの広帯域化を可能とする電流モードＡＤ変換器を得る。
【解決手段】差動信号の入力アナログ電圧値を作動信号の入力アナログ電流値に変換するＶＩコンバータ１０と、１．５ビットの冗長変換機能を有し、ＶＩコンバータの出力である差動信号の入力アナログ電流値をＡＤ変換する電流モードパイプライン型ＡＤコンバータ１５とを備え、ＶＩコンバータ１０は、電圧利得が−Ａ倍のアンプと、アンプの入力をソースに接続し、アンプの出力をゲートに接続し、負帰還をかけたトランジスタと、抵抗と、定電流源とを含んで構成される。 （もっと読む）

【課題】電圧調整回路において、回路が複雑になるレールツーレール型オペアンプを用いることなく、全体として回路の簡素化とチップサイズの低減化を図る。
【解決手段】第１及び第２の出力バッファ４、５をそれぞれＮチャネル型オペアンプ、Ｐチャネル型オペアンプという素子数が少ない２種類のオペアンプを用いて形成する。第１及び第２のスイッチ群２、３は、直列抵抗体１からの２つの電圧Ｓｘａ、Ｓｘｂを出力する。第２のスイッチング回路６は、直列抵抗体１からの２つの電圧Ｓｘａ、Ｓｘｂを、それぞれの入力電圧範囲に適合するように、第１の出力バッファ４、第２の出力バッファ５のいずれかに入力するように切り換えを行う。 （もっと読む）

【課題】抵抗およびスイッチの数を大幅に削減でき、且つ出力電圧を歪ませることがないＤ／Ａ変換回路を提供する。
【解決手段】１０個の抵抗ｒを５Ｖref／４の端子と接地との間に直列接続した直列抵抗回路と、該直列抵抗回路の所定の各抵抗ｒの接続点に接続され入力データの上位２ビットの値に応じてオン／オフ制御される６個のスイッチからなる上位２ビット側スイッチ群と、前記直列抵抗回路の所定の各抵抗ｒの接続点に接続され入力データの下位２ビットの値に応じてオン／オフ制御される６個のスイッチからなる下位２ビット側スイッチ群と、上位２ビット側スイッチ群の出力電圧Ｖ１と下位２ビット側スイッチ群の出力電圧Ｖ２とを入力して前者から後者を減算増幅する減算増幅回路とを備える。出力電圧Ｖ１の範囲は、出力電圧Ｖ２の範囲よりも広くする。出力電Ｖ１，Ｖ２の最低電圧は接地電位よりも高くする。出力電圧Ｖ１の最高電圧は出力電圧Ｖ２の最高電圧よりも高くする。 （もっと読む）

【課題】必要なＳＮ比に応じて電力を最適な値に設定することができ、時間平均で見た時の電力を削減することができ、入力容量の低減を図ることが可能なパイプライン型ＡＤ変換器および信号処理システムを提供する。
【解決手段】パイプライン型ＡＤ変換器１００は、カスケード接続された複数の残差演算ステージ１１０、および一つの最終段の残差演算ステージ１２０のうち、最終段を除く１つ以上の残差演算ステージ１１０が、分解能が可変な分解能可変残差演算ステージとして形成される。これにより、必要なＳＮ比に応じて電力を最適な値に設定することができ、時間平均で見た時の電力を削減することができ、入力容量の低減を図ることが可能なパイプライン型ＡＤ変換器および信号処理システムを実現する。 （もっと読む）

【課題】信号経路間のスイッチングの問題を取り除くこと。
【解決手段】アナログ入力信号をデジタル出力信号に変換する方法であって、信号レベルにおいて異なる少なくとも２つのアナログ信号成分は、該入力信号から導出され、該それぞれの信号成分は、アナログ−デジタル変換を受ける、方法であって、該デジタル化された信号成分は、可変の重み係数によって重み付けされ、該重み付けされた信号成分は、互いに加算されることを特徴とする、方法。 （もっと読む）

【課題】電源ノイズ耐性の優れた低消費電流の増幅器を提供する。
【解決手段】トランジスタ対（ＭＮ１，ＭＮ２）を用いて電流／電圧変換容量素子（ＣＬ１，ＣＬ２）を第１の電源（ＶＳＳ）レベルにプリチャージする。このプリチャージ完了後、第２の電源から、差動トランジスタ対（ＭＰ１，ＭＰ２）を介して定電流を入力信号（ＶＩＰ，ＶＩＮ）に応じて振り分けて容量素子に供給する。 （もっと読む）

【課題】信号入力線が断線してオープンになったことを、いつでも検出可能なＡ／Ｄ入力回路の故障診断装置を提供する。
【解決手段】隣り合う入力端子に互いに異なる複数種類の電圧信号が入力されるとともに、該複数種類の電圧信号の中から一つの電圧信号を順次切り換えて出力するマルチプレクサ１１と、マルチプレクサ１１からの出力された電圧信号を取り込んでＡ／Ｄ変換するとともに、Ａ／Ｄ変換後の電圧信号を出力するＡ／Ｄコンバータと、マルチプレクサ１１とＡ／Ｄコンバータとの間に設けられ、マルチプレクサ１１から出力された電圧信号を電荷として一時的に保持するコンデンサ１４とを備え、マルチプレクサ１１が複数種類の電圧信号の中から一つの電圧信号を順次切り換えて出力したときに、コンデンサ１４に保持した電荷量に変化がない場合は、最後に切り換えた入力端子がオープン状態となっていると判断する。 （もっと読む）

【課題】デジタル信号からアナログ信号への変換精度を向上させるＤ／Ａ変換器を提供する。
【解決手段】
Ｄ／Ａ変換回路５０及び出力電圧設定回路１２の加算消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、小さくなる変動率になっている。駆動回路１３の第３消費電流は、入力されるデジタル信号Ｄ０〜Ｄ３の値が上がると、大きくなる変動率になっている。この加算消費電流の変動率及び第３消費電流の変動率で相殺するように、駆動回路１３の第１〜第３変換抵抗Ｒｈ１〜Ｒｈ３を設定する。 （もっと読む）

【課題】起動時間を短縮し、消費電力の増加を抑制する。
【解決手段】電源電圧Ｖｄｄと出力ノードＶｙとの間に接続され、切り替え制御信号が第１の値をとる時にオンし、第２の値をとる時にオフする電流源１０１と、入力電圧Ｖｉｎによって電流量が制御される接地された電圧制御電流源１０４と、前記電圧制御電流源と前記出力ノードとの間に接続されたカスコードトランジスタ１０２と、前記カスコードトランジスタのゲート電極とソース電極との間に接続されたブーストアンプ１０３と、前記ブーストアンプの出力ノードとバイアス電圧Ｖｂとの間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記ブーストアンプを強制的に立ち上げるスイッチＳＷ１３と、を備える。 （もっと読む）

【課題】プリアンプのオフセット電圧の補正に必要な電圧が従来よりも低いＡＤ変換装置の補正方法、ＡＤ変換装置および無線機の提供。
【解決手段】本発明の一態様に係るＡＤ変換装置の補正方法は、第２の増幅部の入力端を短絡するステップと、比較部へ入力される第１および第２の電圧信号を比較するステップと、比較部での比較結果に応じて、第２の増幅部の出力電圧を補正するステップと、第１の増幅部の入力端を短絡するステップと、第２の増幅部の入力端の短絡を開放するステップと、比較部へ入力される第１および第２の電圧信号を比較するステップと、比較部での比較結果に応じて、第１の増幅部の出力電圧を補正するステップとを具備する。 （もっと読む）

【課題】均等な時間間隔の遅延パルスが得られるパルス遅延回路、及び、Ａ／Ｄ変換データの分解能が均一なＡ／Ｄ変換回路を提供する。
【解決手段】パルス信号ＰＡを遅延させて出力する遅延ユニットＤＵをＭ（Ｍは正整数）段直列接続してなるパルス遅延回路１０と、サンプリングクロックＣＫＳのタイミングで、パルス遅延回路１０内でのパルス信号ＰＡの到達位置を検出（ラッチ）し、その検出結果を、パルス信号ＰＡが通過した遅延ユニットＤＵの段数を表す所定ビットのデジタルデータＤＴに変換して出力するラッチ＆エンコーダ１１とを備えたＡ／Ｄ変換回路１において、各遅延ユニットＤＵには、バッファ１２を介して、Ａ／Ｄ変換対象となる入力信号Ｖｉｎを駆動電圧として印加すると共に、バッファ１２の出力を各遅延ユニットＤＵに供給する信号ラインとグランドラインとの間にコンデンサ１３を設ける。 （もっと読む）

アナログ増幅器は、少なくとも1つの信号経路を具備する。上記少なくとも1つの信号経路の各々は、入力端子と出力端子との間に延びるとともに、出力端子に接続された負荷デバイスと入力端子に接続されたトランジスタとを具備する。上記アナログ増幅器は、上記少なくとも1つの信号経路に選択的に接続されたディザ電流源を更に具備する。上記ディザ電流源は、選択された信号経路のトランジスタをバイパスすることによって、選択された信号経路の負荷デバイスに対してディザ電流を直接供給することができる。
（もっと読む）

【課題】従来のアナログデジタル変換回路（ＡＤＣ回路）では、出力結果の線形性を十分に確保できない問題があった。
【解決手段】本発明のＡＤＣ回路は、第１のプリアンプＰＡ０の入力オフセットを調整する第１のプリアンプキャリブレーション回路ＣＡＬＡ０と、第２のプリアンプＰＡ４の入力オフセットを調整する第２のプリアンプキャリブレーション回路ＣＡＬＡ４と、第１のプリアンプＰＡ０が出力する第１の出力信号と第２のプリアンプＰＡ４が出力する第２の出力信号との間を補間する補間信号を生成する補間回路３０と、入力された信号に基づきデジタル値を出力する複数のコンパレータＣＭＰ０〜ＣＭＰ４と、複数のコンパレータのうち少なくとも補間信号が入力されるコンパレータＣＭＰ１〜ＣＭＰ３の入力オフセットを調整する複数のコンパレータキャリブレーション回路ＣＡＬ３０〜ＣＡＬ３４と、を有する。 （もっと読む）

【課題】ＣＬＳ技術を用いて構成されるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータであっても、レベルシフト用コンデンサを用いることによって増加する電力を抑えることのできるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】エスティメートフェーズで、コンデンサＣｃ１（レベルシフト用コンデンサ）を演算増幅器ＡＭＰ２の出力端子と、演算増幅器ＡＭＰ２の反転入力端子との間に接続して、演算増幅器ＡＭＰ２の出力のサンプルと演算増幅器ＡＭＰ２の位相補償とに兼用する。また、レベルシフトフェーズでは、コンデンサＣｃ１を演算増幅器４の出力端子と出力端子Ｖｂとの間に接続して、演算増幅器ＡＭＰ２の出力のレベルシフトに用いる。これにより、演算増幅器ＡＭＰ２の負荷（コンデンサＣｃ１，Ｃｃ２の容量）を低減させ、スイッチトキャパシタ回路２００の電力を低減させる。 （もっと読む）

【課題】差動回路に入力される２つの信号が同じＤＡ変換回路から出力されるオーディオ信号処理装置を提供する。
【解決手段】オーディオ信号処理装置のＤＡ変換回路の前段にデータ組替回路を設けた。データ組替回路は、第１のデータと第２のデータとをワード単位で交互にシリアルに配列してなる第１のオーディオデータと、第３のデータと第４のデータとをワード単位で交互にシリアルに配列してなる第２のオーディオデータとから、第１のデータと第３のデータとをワード単位で交互にシリアルに配列してなる第３のオーディオデータを生成する。ＤＡ変換回路は、生成された第３のオーディオデータを第１のデータと第３のデータとに分離し、それぞれ第１のアナログ信号および第２のアナログ信号に変換する。差動回路は、第１のアナログ信号と第２のアナログ信号とから第３のアナログ信号を合成する。 （もっと読む）

【課題】 複数のアナログ信号を選択して出力するアナログマルチプレクサでは、マルチプレクサ部の出力側の浮遊容量に電荷が蓄積されるために、次に選択した信号にこの蓄積された電荷に起因する誤差電圧が重畳し、正確な信号を出力することができなかったという課題を解決する。
【解決手段】 マルチプレクサ部の出力側にこのマルチプレクサ部の出力を遮断するスイッチ３０を設け、このスイッチ３０の他端と共通電位点の間に第２のスイッチを設けて、マルチプレクサ部が信号を切り替える直前、あるいは直後に短時間スイッチ３０をオフにして、スイッチ３１をオンするようにした。浮遊容量１３に蓄積された電荷はスイッチ３１によって放電されるので、次に選択した信号に誤差電圧が重畳することがなくなる。 （もっと読む）

【課題】比較器及びそれを備えるＡ／Ｄ変換器において、従来の比較器で存在する極性の異なる２つのクロック信号間のタイミングずれの問題を解消し、且つ、低電力動作を可能にする。
【解決手段】第１及び第２入力電圧信号、並びに、クロック信号が入力され、クロック信号に基づいて動作し、第１及び第２入力電圧信号の値にそれぞれ対応し且つ増幅された第１及び第２出力電圧信号を出力する差動増幅回路部と、第１及び第２出力電圧信号に基づいて動作し、第１及び第２入力電圧信号の比較結果を保持し且つ出力する差動ラッチ回路部とを備える比較器、及び、それを複数備えるＡ／Ｄ変換器を提供する。 （もっと読む）