増幅回路及びＡ／Ｄ変換器
【課題】起動時間を短縮し、消費電力の増加を抑制する。
【解決手段】電源電圧Ｖｄｄと出力ノードＶｙとの間に接続され、切り替え制御信号が第１の値をとる時にオンし、第２の値をとる時にオフする電流源１０１と、入力電圧Ｖｉｎによって電流量が制御される接地された電圧制御電流源１０４と、前記電圧制御電流源と前記出力ノードとの間に接続されたカスコードトランジスタ１０２と、前記カスコードトランジスタのゲート電極とソース電極との間に接続されたブーストアンプ１０３と、前記ブーストアンプの出力ノードとバイアス電圧Ｖｂとの間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記ブーストアンプを強制的に立ち上げるスイッチＳＷ１３と、を備える。
【解決手段】電源電圧Ｖｄｄと出力ノードＶｙとの間に接続され、切り替え制御信号が第１の値をとる時にオンし、第２の値をとる時にオフする電流源１０１と、入力電圧Ｖｉｎによって電流量が制御される接地された電圧制御電流源１０４と、前記電圧制御電流源と前記出力ノードとの間に接続されたカスコードトランジスタ１０２と、前記カスコードトランジスタのゲート電極とソース電極との間に接続されたブーストアンプ１０３と、前記ブーストアンプの出力ノードとバイアス電圧Ｖｂとの間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記ブーストアンプを強制的に立ち上げるスイッチＳＷ１３と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路及びＡ／Ｄ変換器に関するものである。
【背景技術】
【０００２】
パイプラインＡ／Ｄ変換器、可変ゲインアンプ等の離散時間アナログ信号処理回路を実現する回路技術として、スイッチトキャパシタアンプ回路が知られている。スイッチトキャパシタアンプ回路は、キャパシタ、アンプ、及び複数のスイッチを有し、当該複数のスイッチを切り替えることにより、キャパシタに入力電圧をサンプリング又はホールドするものである。
【０００３】
このようなスイッチトキャパシタアンプ回路を低消費電力化する手法として、スイッチトオペアンプが知られている。この手法では、スイッチトキャパシタアンプ回路の２つの動作モード（サンプルモードとアンプモード）のうち、オペアンプを使用しないサンプルモードの期間中、オペアンプがオフにされる。また、出力インピーダンスを増加して、アンプの開ループゲインを高めるためのブーストアンプの技術を組み合わせたスイッチトオペアンプが提案されている。
【０００４】
スイッチトオペアンプでは、オペアンプをオフからオンへ切り替えた際のアンプの立ち上がり時間が長いと、オフにしておける期間が短くなり、省電力の効果が得られず、高速化への対応ができなくなるという問題があった。
【０００５】
通常、スイッチトオペアンプのオン・オフの切り替えは、アンプの電流源トランジスタのバイアス電圧を切り替えることで行われている。しかし、このバイアス電圧ノードには、バイアス電圧を一定に保つため、大きなデカップリング容量が付けられていることがある。従って、オフからオンへ切り替える時に、大きな容量を充電する必要が生じ、立ち上がり時間が長くなっていた。
【０００６】
そこで、大きな容量が付いているバイアス電圧ノードを切り替える代わりに、寄生容量の小さなブーストアンプの出力ノードの接続を切り替えることによって、立ち上がり時間を短くすることが提案されている（非特許文献１参照）。
【０００７】
このような従来技術を低電圧で実現する場合、信号振幅確保のため、メインアンプのカスコードトランジスタに、大きなサイズのトランジスタが使用される。そのため、ブーストアンプの出力ノードとメインアンプの出力ノードとの間に、大きな寄生容量がつき、結果的にメインアンプの起動時間が長くなる。これは、アンプのオン・オフ切り替え動作によるメインアンプ出力ノードの電圧変化が、寄生容量カップリングにより、ブーストアンプの出力ノードに伝わるためである。そのため、従来技術の構成を用いて起動時間を短くするためには、ブーストアンプの駆動能力を大きくする必要があり、省電力の効果が得られなくなるという問題があった。
【非特許文献１】Imran Ahmed and David A. Johns, “A 50-MS/s (35 mW) to 1-kS/s (15 μW) Power Scaleable 10-bit Pipelined ADC Using Rapid Power-On Opamps and Minimal Bias Current Variation”, IEEE Journal of Solid-State Circuits, Dec. 2005, Vol.40, No.12,
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、起動時間を短縮し、消費電力の増加を抑制できる増幅回路及びＡ／Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による増幅回路は、入力信号を増幅し増幅信号を出力ノードから出力する増幅回路であって、第１の基準電圧線と前記出力ノードとの間に接続され、切り替え制御信号が第１の値をとる時に定電流を発生させ、前記切り替え制御信号が第２の値をとる時は前記定電流の発生を行わない電流源と、第２の基準電圧線に接続し、前記入力信号によって電流量が制御される電圧制御電流源と、ドレイン電極が前記電流源及び前記出力ノードに接続され、ソース電極が前記電圧制御電流源に接続され、前記増幅信号を出力するカスコードトランジスタと、入力端子及び出力端子を有し、前記入力端子が前記カスコードトランジスタの前記ソース電極に接続され、前記出力端子が前記カスコードトランジスタのゲート電極に接続されたブーストアンプと、前記出力ノードと前記第２の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、前記ブーストアンプの出力端子と所定電圧を有する電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第２のスイッチと、を備えるものである。
【００１０】
本発明の一態様による増幅回路は、差動入力信号を増幅し、第１及び第２の出力ノードから差動増幅信号を出力する増幅回路であって、ゲート電極に前記差動入力信号が与えられるトランジスタ差動対と、第１の基準電圧線と前記第１及び第２の出力ノードとの間に接続され、第１のブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第１のカスコード段と、第２の基準電圧線と前記第１及び第２の出力ノードとの間に設けられ、第２のブーストアンプを含み、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第２のカスコード段と、前記トランジスタ差動対の共通ソース電極と前記第２の基準電圧線との間に接続され、切り替え制御信号が第１の値をとる時にオンして電流源として動作し、第２の値をとる時にオフする電流源トランジスタと、前記第１の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、前記第２の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第２のスイッチと、前記第１のブーストアンプの出力端子と第１の所定電圧を有する第１の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、前記第２のブーストアンプの出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第４のスイッチと、を備えるものである。
【００１１】
本発明の一態様によるＡ／Ｄ変換器は、前記増幅回路を含み、サンプルモードとアンプモードの２つの動作モードを有するものである。
【発明の効果】
【００１２】
本発明によれば、起動時間を短縮し、消費電力の増加を抑制できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
（第１の実施形態）図１に本発明の第１の実施形態に係る増幅回路の概略構成を示す。増幅回路１００は電流源１０１、カスコードトランジスタ１０２、ブーストアンプ１０３、電圧制御電流源１０４、及びスイッチＳＷ１１〜ＳＷ１３を備える。電流源１０１は電源電圧Ｖｄｄが与えられ、定電流を発生する。スイッチＳＷ１１は、電流源１０１で発生した電流をカスコードトランジスタ１０２に供給するか否かを切り替える。スイッチＳＷ１１は切り替え制御信号ＣＳ１１によりオン・オフ制御される。
【００１５】
増幅回路１００の出力端子Ｔ１は、カスコードトランジスタ１０２のドレイン電極（図示せず）に接続される。また、出力端子Ｔ１はスイッチＳＷ１２を介して接地される。スイッチＳＷ１２は切り替え制御信号ＣＳ１２によりオン・オフ制御される。切り替え制御信号ＣＳ１２は切り替え制御信号ＣＳ１１を反転した値をとる。
【００１６】
この増幅回路１００をオンさせる時は、切り替え制御信号ＣＳ１１がハイレベル、切り替え制御信号ＣＳ１２がローレベルとなり、スイッチＳＷ１１がオン、スイッチＳＷ１２がオフする。また、この増幅回路１００をオフさせる時は、切り替え制御信号ＣＳ１１がローレベル、切り替え制御信号ＣＳ１２がハイレベルとなり、スイッチＳＷ１１がオフ、スイッチＳＷ１２がオンする。
【００１７】
ブーストアンプ１０３はこの増幅回路１００の出力インピーダンスを増加させるものであり、その反転入力端子及び出力端子がそれぞれカスコードトランジスタ１０２のソース電極、ゲート電極（共に図示せず）に接続される。ブーストアンプ１０３の非反転入力端子には所定の電圧Ｖｒが入力される。
【００１８】
また、ブーストアンプ１０３の出力端子（出力ノードＶｘ）には、スイッチＳＷ１３を介してバイアス電圧Ｖｂが供給される。スイッチＳＷ１３は、切り替え制御信号ＣＳ１３によってオン・オフ制御され、増幅回路１００のオン時（立ち上がり時）に所定時間オンする。
【００１９】
電圧制御電流源１０４は、入力電圧Ｖｉｎが供給され、入力電圧Ｖｉｎによって流れる電流量が制御される。
【００２０】
このような増幅回路１００の動作を図２に示す切り替え制御信号ＣＳ１１〜ＣＳ１３のタイミングチャートを用いて説明する。なお、切り替え制御信号ＣＳ１１〜ＣＳ１３は図示しない周辺回路等により生成される。
【００２１】
期間Ｔ１では、切り替え制御信号ＣＳ１１がローレベル、すなわちスイッチＳＷ１１がオフとなり、増幅回路１００はオフとなる。また、この時、切り替え制御信号ＣＳ１２がハイレベル、すなわちスイッチＳＷ１２がオンとなり、増幅回路１００の出力ノードＶｙは接地される。
【００２２】
期間Ｔ２では、切り替え制御信号ＣＳ１１が立ち上がってハイレベルとなり、スイッチＳＷ１１がオンし、増幅回路１００はオンする。切り替え制御信号ＣＳ１２はローレベル、すなわちスイッチＳＷ１２はオフとなり、出力ノードＶｙはグランド電位から切り離される。また、切り替え制御信号ＣＳ１３が立ち上がってハイレベルとなり、スイッチＳＷ１３がオンする。
【００２３】
スイッチＳＷ１３がオンすると、ブーストアンプ１０３の出力ノードＶｘはバイアス電圧Ｖｂに接続される。これにより、ブーストアンプ１０３は強制的に立ち上げられ、起動時間が短縮される。また、出力ノードＶｙと出力ノードＶｘとの間の寄生容量による寄生容量によるカップリングの影響を受けなくなる。また、ブーストアンプ１０３が完全に立ち上がっていなくても増幅回路１００は動作を開始するため、増幅回路１００全体としての起動時間を短縮できる。
【００２４】
バイアス電圧Ｖｂは、ブーストアンプ１０３内のトランジスタが飽和領域で動作する電位であれば、どのような電位でも良い。バイアス電圧Ｖｂは、ブーストアンプ１０３の動作点付近の電位にすることがさらに好適である。
【００２５】
期間Ｔ３では、切り替え制御信号ＣＳ１３がローレベルとなり、スイッチＳＷ１３がオフし、出力ノードＶｘはバイアス電圧Ｖｂから切り離される。これにより、ブーストアンプ１０３は増幅回路１００（カスコードトランジスタ１０２）の出力インピーダンスを増加させることができる。
【００２６】
増幅回路１００では、このような期間Ｔ１〜Ｔ３が繰り返される。なお、期間Ｔ２では、ブーストアンプ１０３は増幅回路１００の出力インピーダンスを増加する役割を果たしていないが、例えばこの増幅回路１００がスイッチトキャパシタアンプ回路に含まれている場合、期間Ｔ２における動作をサンプルモード期間（アンプを使用しない期間）に行うようにすればよい。つまり、期間Ｔ１及びＴ２がスイッチトキャパシタアンプ回路のサンプルモード期間、期間Ｔ３がアンプモード期間となる。
【００２７】
このように、増幅回路１００の立ち上げに伴いブーストアンプ１０３の出力ノードにバイアス電圧Ｖｂを印加してブーストアンプ１０３を強制的に立ち上げることで、増幅回路１００の起動時間を短縮することができる。また、ブーストアンプの駆動能力を大きくする必要がないため、消費電力の増加を抑えることができる。
【００２８】
なお、バイアス電圧Ｖｂは、周辺回路等で使用されるバイアス回路の一部、例えばカレントミラー回路、から容易に作成することができる。従って、回路規模や消費電力を増大させることなくバイアス電圧Ｖｂを得ることができる。
【００２９】
本実施形態では、図１に示すように、出力からみてカスコードトランジスタ１０２がグラウンド側に設けられているが、逆極性にして電源電位Ｖｄｄ側に設けるようにしてもよい。
【００３０】
また、電圧制御電流源１０４は入力電圧Ｖｉｎでなく、周辺回路等で生成されたバイアス電圧を与えるようにしてもよい。
【００３１】
（第２の実施形態）図３に本発明の第２の実施形態に係る増幅回路２００の概略構成を示す。上記第１の実施形態では一方の極性のみのカスコードトランジスタを用いて増幅回路を構成していたが、本実施形態に係る増幅回路２００はＰ−ｃｈカスコードトランジスタ２０２とＮ−ｃｈカスコードトランジスタ２０３とを組み合わせて用いるものである。
【００３２】
増幅回路２００は、トランジスタ（Ｐ−ｃｈトランジスタ）２０１、Ｐ−ｃｈカスコードトランジスタ２０２、Ｎ−ｃｈカスコードトランジスタ２０３、トランジスタ（Ｎ−ｃｈトランジスタ）２０４、ブーストアンプ２０５、２０６、及びスイッチＳＷ２１〜ＳＷ２４を備える。
【００３３】
トランジスタ２０１のソース電極は電源電圧Ｖｄｄに接続され、ゲート電極にはバイアス電圧Ｖｂが与えられる。バイアス電圧Ｖｂはトランジスタ２０１をオンできる電圧となっている。また、トランジスタ２０１のゲート電極はスイッチＳＷ２１を介して電源電圧Ｖｄｄに接続される。スイッチＳＷ２１は切り替え制御信号ＣＳ２１によってオン・オフ制御される。
【００３４】
トランジスタ２０１のドレイン電極とＰ−ｃｈカスコードトランジスタ２０２のソース電極との接続点にブーストアンプ２０５の入力が接続される。Ｐ−ｃｈカスコードトランジスタ２０２のゲートとブーストアンプ２０５の出力が接続される。また、ブーストアンプ２０５の出力ノードＶｘ１はスイッチＳＷ２３を介してバイアス電圧Ｖｂｐに接続される。スイッチＳＷ２３は切り替え制御信号ＣＳ２２によってオン・オフ制御される。
【００３５】
Ｐ−ｃｈカスコードトランジスタ２０２のドレイン電極とＮ−ｃｈカスコードトランジスタ２０３のドレイン電極との接続点に増幅回路２００の出力端子Ｔ２が接続される。また、増幅回路２００の出力ノードＶｙはスイッチＳＷ２２を介してグラウンド電位に接続される。スイッチＳＷ２２は、スイッチＳＷ２１と同様に、切り替え制御信号ＣＳ２１によってオン・オフ制御される。
【００３６】
Ｎ−ｃｈカスコードトランジスタ２０３のゲート電極はブーストアンプ２０６の出力に接続される。ブーストアンプ２０６の出力ノードＶｘ２はスイッチＳＷ２４を介してバイアス電圧Ｖｂｎに接続される。スイッチＳＷ２４は、スイッチＳＷ２３と同様に、切り替え制御信号ＣＳ２２によってオン・オフ制御される。
【００３７】
トランジスタ２０４のドレイン電極とＮ−ｃｈカスコードトランジスタ２０３のソース電極との接続点にブーストアンプ２０６の入力が接続される。トランジスタ２０４のゲート電極は入力端子Ｔ１に接続され、入力電圧Ｖｉｎが与えられる。トランジスタ２０４のドレイン電極は接地される。
【００３８】
次に、増幅回路２００の動作を説明する。なお、切り替え制御信号ＣＳ２１、ＣＳ２２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて説明を行う。
【００３９】
期間Ｔ１では、切り替え制御信号ＣＳ２１がハイレベルであり、スイッチＳＷ２１がオンし、トランジスタ２０１はオフするため、増幅回路２００はオフとなる。この時、スイッチＳＷ２２はオンとなり、出力ノードＶｙはグラウンド電位に接続される。また、この時、切り替え制御信号ＣＳ２２はローレベルであり、スイッチＳＷ２３、ＳＷ２４はオフする。
【００４０】
期間Ｔ２では、切り替え制御信号ＣＳ２１がローレベルとなり、スイッチＳＷ２１がオフし、トランジスタ２０１はオンして電流源として動作する。これにより、増幅回路２００はオンとなる。この時、スイッチＳＷ２２はオフとなり、出力ノードＶｙはグラウンド電位から切り離される。
【００４１】
また、切り替え制御信号ＣＳ２２が立ち上がってハイレベルとなり、スイッチＳＷ２３、ＳＷ２４がオンする。スイッチＳＷ２３がオンするとブーストアンプ２０５の出力ノードＶｘ１がバイアス電圧Ｖｂｐに接続され、ブーストアンプ２０５は強制的に立ち上げられる。同様に、スイッチＳＷ２４がオンするとブーストアンプ２０６の出力ノードＶｘ２がバイアス電圧Ｖｂｎに接続され、ブーストアンプ２０６は強制的に立ち上げられる。
【００４２】
従って、ブーストアンプ２０５、２０６の起動時間が短縮される。また、ブーストアンプ２０５、２０６が完全に立ち上がっていなくても増幅回路２００は動作を開始するため、増幅回路２００全体としての起動時間を短縮できる。
【００４３】
期間Ｔ３では、切り替え制御信号ＣＳ２２が立ち下がりローレベルとなる。これにより、ブーストアンプ２０５、２０６は、出力ノードＶｘ１、Ｖｘ２がバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路２００の出力インピーダンスを増加させる。
【００４４】
このように、両極性のカスコードトランジスタを用いた場合も、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路も上記第１の実施形態と同様に、起動時間を短縮し、オフにしておける時間を長くすることで、消費電力の増加を抑制できる。
【００４５】
上記第２の実施形態において、バイアス電圧Ｖｂｐは、ブーストアンプ２０５の動作点付近の電位にすることが好適である。また、バイアス電圧Ｖｂｎは、ブーストアンプ２０６の動作点付近の電位にすることが好適である。
【００４６】
（第３の実施形態）図４に本発明の第３の実施形態に係る増幅回路３００の概略構成を示す。図３に示す上記第２の実施形態に係る増幅回路２００が単相構成であったのに対し、本実施形態に係る増幅回路３００は差動構成となっている。ここでは、テレスコピック型に適用した。
【００４７】
増幅回路３００は、Ｐ−ｃｈトランジスタ３０１〜３０４、Ｎ−ｃｈトランジスタ３０５〜３０９、ブーストアンプ３１０、３１１、及びスイッチＳＷ３１〜ＳＷ３７を備える。スイッチＳＷ３１、ＳＷ３２、及びＳＷ３７は切り替え制御信号ＣＳ３１によってオン・オフ制御される。スイッチＳＷ３３〜ＳＷ３６は切り替え制御信号ＣＳ３２によってオン・オフ制御される。
【００４８】
差動対を構成するトランジスタ３０７、３０８のゲート電極に差動入力信号Ｖｉｎ−、Ｖｉｎ＋が入力される。カスコード接続された１対のトランジスタ３０５、３０６のドレイン電極から、増幅された差動信号Ｖｏｕｔ＋、Ｖｏｕｔ−が出力される。増幅回路３００の出力ノードはそれぞれスイッチＳＷ３１、ＳＷ３２を介して電源電圧Ｖｄｄに接続される。
【００４９】
ブーストアンプ３１０の２つの出力端子はそれぞれカスコード接続された１対のトランジスタ３０３、３０４のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ３０３、３０４のソース電極（カスコード接続された１対のトランジスタ３０１、３０２のドレイン電極）に接続される。また、ブーストアンプ３１０の出力ノードはスイッチＳＷ３３、ＳＷ３４を介してバイアス電圧Ｖｂｐに接続される。
【００５０】
ブーストアンプ３１１の２つの出力端子はそれぞれトランジスタ３０５、３０６のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ３０５、３０６のソース電極に接続される。また、ブーストアンプ３１１の出力ノードはスイッチＳＷ３５、ＳＷ３６を介してバイアス電圧Ｖｂｎに接続される。
【００５１】
このように、ブーストアンプ３１０はトランジスタ３０３、３０４で共用される。また、ブーストアンプ３１１はトランジスタ３０５、３０６で共用される。
【００５２】
トランジスタ３０１、３０２のゲート電極は互いに所定電圧に接続され、ドレイン電極はトランジスタ３０３、３０４のソース電極に接続される。また、トランジスタ３０１、３０２の共通ソース電極は電源電圧Ｖｄｄに接続される。
【００５３】
トランジスタ３０９のドレイン電極はトランジスタ３０７、３０８の共通ソース電極に接続され、ソース電極はグラウンド電位に接続される。トランジスタ３０９のゲート電極には、トランジスタ３０９をオンできる程度のバイアス電圧Ｖｂが印加される。また、トランジスタ３０９のゲート電極はスイッチＳＷ３７を介してグラウンド電位に接続される。トランジスタ３０９は電流源となる。
【００５４】
バイアス電圧Ｖｂｎ、Ｖｂｐ、Ｖｂ、切り替え制御信号ＣＳ３１、ＣＳ３２は周辺回路等において生成される。
【００５５】
切り替え制御信号ＣＳ３１、ＣＳ３２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて増幅回路３００の動作の説明を行う。
【００５６】
期間Ｔ１では、切り替え制御信号ＣＳ３１がハイレベルであり、スイッチＳＷ３７がオンし、トランジスタ３０９はオフするため、増幅回路３００はオフとなる。この時、スイッチＳＷ３１、ＳＷ３２はオンとなり、増幅回路３００の出力ノードは電源電位Ｖｄｄに接続される。また、この時、切り替え制御信号ＣＳ３２はローレベルであり、スイッチＳＷ３３〜ＳＷ３６はオフする。
【００５７】
期間Ｔ２では、切り替え制御信号ＣＳ３１がローレベルとなり、スイッチＳＷ３７がオフし、トランジスタ３０９はオンして電流源として動作する。これにより、増幅回路３００はオンとなる。この時、スイッチＳＷ３１、ＳＷ３２はオフとなり、出力ノードが電源電位から切り離される。
【００５８】
また、切り替え制御信号ＣＳ３２が立ち上がってハイレベルとなり、スイッチＳＷ３３〜ＳＷ３６がオンする。スイッチＳＷ３３、ＳＷ３４がオンすると、ブーストアンプ３１０の出力ノードがバイアス電圧Ｖｂｐに接続され、ブーストアンプ３１０は強制的に立ち上げられる。同様に、スイッチＳＷ３５、ＳＷ３６がオンすると、ブーストアンプ３１１の出力ノードがバイアス電圧Ｖｂｎに接続され、ブーストアンプ３１１は強制的に立ち上げられる。
【００５９】
従って、ブーストアンプ３１０、３１１の起動時間が短縮される。また、ブーストアンプ３１０、３１１が完全に立ち上がっていなくても増幅回路３００は動作を開始するため、増幅回路３００全体としての起動時間を短縮できる。
【００６０】
期間Ｔ３では、切り替え制御信号ＣＳ３２が立ち下がりローレベルとなる。これにより、ブーストアンプ３１０、３１１は、それぞれ出力ノードがバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路３００の出力インピーダンスを増加させる。
【００６１】
このように、差動構成とした場合でも、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路によっても、起動時間が短縮することでオフにしておける時間が長くなり、消費電力の増加を抑制できる。
【００６２】
（第４の実施形態）図５に本発明の第４の実施形態に係る増幅回路４００の概略構成を示す。増幅回路４００はフォールディッドカスコード型の構成となっている。
【００６３】
増幅回路４００は、Ｐ−ｃｈトランジスタ４０１〜４０４、Ｎ−ｃｈトランジスタ４０５〜４１１、ブーストアンプ４１２、４１３、及びスイッチＳＷ４１〜ＳＷ４７を備える。
【００６４】
スイッチＳＷ４１、ＳＷ４２、及びＳＷ４７は切り替え制御信号ＣＳ４１によってオン・オフ制御される。スイッチＳＷ４３〜ＳＷ４６は切り替え制御信号ＣＳ４２によってオン・オフ制御される。
【００６５】
差動対を構成するトランジスタ４０９、４１０のゲート電極に差動入力信号Ｖｉｎ−、Ｖｉｎ＋が入力される。カスコード接続された１対のトランジスタ４０５、４０６のドレイン電極から増幅され差動信号Ｖｏｕｔ＋、Ｖｏｕｔ−が出力される。増幅回路４００の出力ノードはそれぞれスイッチＳＷ４１、ＳＷ４２を介して電源電圧Ｖｄｄに接続される。
【００６６】
ブーストアンプ４１２の２つの出力端子はそれぞれカスコード接続された１対のトランジスタ４０３、４０４のゲート電極（カスコード接続された１対のトランジスタ４０１、４０２のドレイン電極）に接続され、２つの入力端子はそれぞれトランジスタ４０３、４０４のソース電極に接続される。また、ブーストアンプ４１２の出力ノードはスイッチＳＷ４３、ＳＷ４４を介してバイアス電圧Ｖｂｐに接続される。
【００６７】
ブーストアンプ４１３の２つの出力端子はそれぞれトランジスタ４０５、４０６のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ４０５、４０６のソース電極（カスコード接続された１対のトランジスタ４０７、４０８のドレイン電極）に接続される。また、ブーストアンプ４１３の出力ノードはスイッチＳＷ４５、ＳＷ４６を介してバイアス電圧Ｖｂｎに接続される。
【００６８】
このように、ブーストアンプ４１２はトランジスタ４０３、４０４で共用される。また、ブーストアンプ４１３はトランジスタ４０５、４０６で共用される。
【００６９】
トランジスタ４０１、４０２のゲート電極は互いに接続され、ドレイン電極はトランジスタ４０３、４０４のソース電極、及びトランジスタ４０９、４１０のドレイン電極に接続される。また、トランジスタ４０１、４０２の共通ソース電極は電源電圧Ｖｄｄに接続される。
【００７０】
トランジスタ４１１のドレイン電極はトランジスタ４０９、４１０の共通ソース電極に接続され、ソース電極は接地される。トランジスタ４０７、４０８、４１１のゲート電極には、トランジスタ４０７、４０８、４１１をオンできる程度のバイアス電圧Ｖｂが印加される。また、トランジスタ４０７、４０８、４１１のゲート電極はスイッチＳＷ４７を介してグラウンド電位に接続される。トランジスタ３０９は電流源となる。
【００７１】
トランジスタ４０７、４０８のドレイン電極はトランジスタ４０５、４０６のソース電極に接続される。また、トランジスタ４０７、４０８の共通ソース電極は接地される。
【００７２】
バイアス電圧Ｖｂｎ、Ｖｂｐ、Ｖｂ、切り替え制御信号ＣＳ４１、ＣＳ４２は周辺回路等において生成される。
【００７３】
切り替え制御信号ＣＳ４１、ＣＳ４２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて増幅回路４００の動作の説明を行う。
【００７４】
期間Ｔ１では、切り替え制御信号ＣＳ４１がハイレベルであり、スイッチＳＷ４７がオンし、トランジスタ４０７、４０８、４１１はオフするため、増幅回路４００はオフとなる。この時、スイッチＳＷ４１、ＳＷ４２はオンとなり、増幅回路４００の出力ノードは電源電位Ｖｄｄに接続される。また、この時、切り替え制御信号ＣＳ４２はローレベルであり、スイッチＳＷ４３〜ＳＷ４６はオフする。
【００７５】
期間Ｔ２では、切り替え制御信号ＣＳ４１がローレベルとなり、スイッチＳＷ４７がオフし、トランジスタ４０７、４０８、４１１はオンして電流源として動作する。これにより、増幅回路４００はオンとなる。この時、スイッチＳＷ４１、ＳＷ４２はオフとなり、出力ノードが電源電位から切り離される。
【００７６】
また、切り替え制御信号ＣＳ４２が立ち上がってハイレベルとなり、スイッチＳＷ４３〜ＳＷ４６がオンする。スイッチＳＷ４３、ＳＷ４４がオンすると、ブーストアンプ４１２の出力ノードがバイアス電圧Ｖｂｐに接続され、ブーストアンプ４１２は強制的に立ち上げられる。同様に、スイッチＳＷ４５、ＳＷ４６がオンすると、ブーストアンプ４１３の出力ノードがバイアス電圧Ｖｂｎに接続され、ブーストアンプ４１３は強制的に立ち上げられる。
【００７７】
従って、ブーストアンプ４１２、４１３の起動時間が短縮される。また、ブーストアンプ４１２、４１３が完全に立ち上がっていなくても増幅回路４００は動作を開始するため、増幅回路４００全体としての起動時間を短縮できる。
【００７８】
期間Ｔ３では、切り替え制御信号ＣＳ４２が立ち下がりローレベルとなる。これにより、ブーストアンプ４１２、４１３は、それぞれ出力ノードがバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路４００の出力インピーダンスを増加させる。
【００７９】
このように、上記第３の実施形態と同様に、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路によっても、起動時間を短縮することで、オフ期間を長くとることができるため、消費電力を低減できる。
【００８０】
また、図４に示す上記第３の実施形態に係る増幅回路３００は、５つのトランジスタ３０１、３０３、３０５、３０７、３０９が縦続接続されていたのに対し、本実施形態では縦続接続されているトランジスタ数が４つとなっているため、出力振幅範囲を大きくすることができる。
【００８１】
上記第４の実施形態おけるブーストアンプ４１２、４１３は差動アンプであり、出力の同相電圧の正確なレベルを設定するために、例えばコモンモードフィードバック回路を使用することが好適である。コモンモードフィードバック回路の一例を図６に示す。図６は、図５の破線部に該当する。トランジスタ４２０、４３４のゲート電極に与えられる電圧Ｖｃ、Ｖｂ１は周辺回路（図示せず）により生成される。
【００８２】
電流源４３０、４３１が電源電圧Ｖｄｄと、トランジスタ４０３、４０４のゲート電極との間に接続される。トランジスタ４３２は、ドレイン電極がトランジスタ４０３のゲート電極に接続され、ゲート電極がトランジスタ４０３のソース電極に接続される。トランジスタ４３３は、ドレイン電極がトランジスタ４０４のゲート電極に接続され、ゲート電極がトランジスタ４０４のソース電極に接続される。
【００８３】
トランジスタ４２０はドレイン電極に電源電圧Ｖｄｄが与えられる。トランジスタ４２０、４３２、４３３の共通ソース電極がトランジスタ４３４のドレイン電極に接続される。トランジスタ４３４のソース電極は接地される。
【００８４】
図６では１つのトランジスタ４２０でコモンモードフィードバックを実現しているが、このようなコモンモードフィードバック回路は、トランジスタ４２０を流れる電流の分だけ消費電力が大きくなる。
【００８５】
従って、消費電力が増加しないスイッチトキャパシタ型のコモンモードフィードバック回路を使用することがさらに好適である。図７に、スイッチトキャパシタ型のコモンモードフィードバック回路を含む差動アンプをブーストアンプ４１２に適用した場合の回路構成の一例を示す。図６と同じ構成要素については同じ参照番号を付している。
【００８６】
スイッチトキャパシタ型のコモンモードフィードバック回路は、出力間（トランジスタ４０３のゲート電極とトランジスタ４０４のゲート電極との間）に直列接続された容量値が等しい２つのキャパシタＣｃ１、Ｃｃ２を有する。キャパシタＣｃ１、Ｃｃ２の電荷をリセットするためのバイアス電圧Ｖｂｐ、Ｖｂ１の印加の有無が、スイッチＳＷ４３、ＳＷ４４、及びＳＷ４８により切り替えられる。スイッチＳＷ４８は切り替え制御信号ＣＳ４２によってオン・オフ制御される。キャパシタＣｃ１、Ｃｃ２の接続点のノードＶｚから出力の変化の平均値が検知され、電流源となるトランジスタ４３４に帰還される。
【００８７】
スイッチトキャパシタ型のコモンモードフィードバック回路は、キャパシタＣｃ１、Ｃｃ２の電荷の初期値を設定（リセット）するため、定期的にキャパシタＣｃ１、Ｃｃ２の両電極に適当なバイアス電圧(ＶｂｐおよびＶｂ１)を与える期間を設ける必要がある。そのため、ブーストアンプの出力ノードにバイアス電圧を与える機構（スイッチＳＷ４３、ＳＷ４４、バイアス電圧Ｖｂｐ）は、コモンモードフィードバック回路をリセットする機構の一部と共用化される。従って、このような構成を実現するにあたり、回路面積の増大を抑制できる。
【００８８】
増幅回路４００と同時にブーストアンプ４１２、４１３のオン・オフを切り替えて、さらに消費電力を低減するようにしても良い。図７に示すブーストアンプの構成に対してオン・オフを切り替える場合、図８に示すような回路構成となる。
【００８９】
トランジスタ４３４のゲート電極及びノードＶｚがスイッチＳＷ４９を介してグラウンド電位に接続される。スイッチＳＷ４９は切り替え制御信号ＣＳ４１によってオン・オフ制御される。これにより、ブーストアンプも増幅回路４００と同時にオン・オフの切り替えを行うことができる。このような構成でも、ブーストアンプの立ち上がり時に出力ノードにバイアス電圧を与えることで強制的に立ち上げ、起動時間を短縮できる。
【００９０】
図６〜図８に示す構成は、ブーストアンプ４１３にも適用することができる。この時、ブーストアンプ４１３を構成するトランジスタの極性はブーストアンプ４１２と異なる。
【００９１】
（第５の実施形態）図９に本発明の第５の実施形態に係る増幅回路５００の概略構成を示す。増幅回路５００は、スイッチトオペアンプＳＯ、キャパシタＣ１、Ｃ２、及びスイッチＳＷ５１〜ＳＷ５６を備えるスイッチトキャパシタアンプ回路である。
【００９２】
入力信号ＶｉｎはスイッチＳＷ５１、ＳＷ５２を介してキャパシタＣ１、Ｃ２の一端に与えられる。キャパシタＣ１の前記一端はスイッチＳＷ５５を介してグラウンド電位Ｖｓｓに接続され、他端はキャパシタＣ２の他端と共に、スイッチトオペアンプＳＯの入力端子に接続される。また、キャパシタＣ１の他端及びキャパシタＣ２の他端はスイッチＳＷ５３を介してグラウンド電位Ｖｓｓに接続される。
【００９３】
キャパシタＣ２の前記一端はスイッチＳＷ５６を介してスイッチトオペアンプＳＯの出力端子に接続される。スイッチトオペアンプＳＯの出力端子は、スイッチＳＷ５４を介して電源電位Ｖｄｄに接続される。
【００９４】
スイッチトオペアンプＳＯは上記第１〜第４の実施形態に係る増幅回路１００〜４００のいずれかで構成される。例えばスイッチトオペアンプＳＯが増幅回路３００で構成される場合、図９に示すスイッチＳＷ５７は図４におけるスイッチＳＷ３３〜ＳＷ３６に相当し、ブーストアンプにバイアス電圧Ｖｂｎ、Ｖｂｐを与えるか否かを切り替えるスイッチとなる。また、スイッチＳＷ５８はスイッチＳＷ３７に相当し、スイッチトオペアンプＳＯのオン・オフを切り替えるスイッチとなる。
【００９５】
スイッチＳＷ５１〜ＳＷ５４は切り替え制御信号ＣＳ５１によってオン・オフ制御される。また、スイッチＳＷ５５、ＳＷ５６は切り替え制御信号ＣＳ５２によってオン・オフ制御される。切り替え制御信号ＣＳ５２は切り替え制御信号ＣＳ５１を反転した値をとる。
【００９６】
また、スイッチＳＷ５７は切り替え制御信号ＣＳ５３によってオン・オフ制御される。また、スイッチＳＷ５８は切り替え制御信号ＣＳ５４によってオン・オフ制御される。
【００９７】
このような増幅回路５００の動作を図１０に示す切り替え制御信号ＣＳ５１〜ＣＳ５４のタイミングチャートを用いて説明する。なお、切り替え制御信号ＣＳ５１〜ＣＳ５４は図示しない周辺回路等により生成される。期間Ｔ１、Ｔ２がスイッチトキャパシタアンプ回路のサンプルモードに相当し、期間Ｔ３がアンプモードに相当する。
【００９８】
期間Ｔ１では、切り替え制御信号ＣＳ５１がハイレベル、切り替え制御信号ＣＳ５２がローレベルであり、スイッチＳＷ５１〜ＳＷ５４がオン、スイッチＳＷ５５、ＳＷ５６がオフする。これにより、入力信号ＶｉｎはキャパシタＣ１、Ｃ２にサンプルされる。
【００９９】
この時、切り替え制御信号ＣＳ５４はハイレベルであり、スイッチＳＷ５８がオンし、スイッチトオペアンプＳＯはオフする。サンプルモード中はスイッチトオペアンプＳＯが使用されないため、オフになっても問題はない。
【０１００】
期間Ｔ２では、切り替え制御信号ＣＳ５４がローレベルとなり、スイッチＳＷ５８がオフし、スイッチトオペアンプＳＯがオンする。また、切り替え制御信号ＣＳ５３がハイレベルとなり、スイッチＳＷ５７がオンし、スイッチトオペアンプＳＯ内のブーストアンプの出力ノードにバイアス電圧Ｖｂｎ、Ｖｂｐが与えられる。これにより、ブーストアンプが強制的に立ち上げられ、スイッチトオペアンプＳＯの起動時間が短縮される。
【０１０１】
期間Ｔ３では、切り替え制御信号ＣＳ５３がローレベルとなり、スイッチＳＷ５７がオフされる。そのため、スイッチトオペアンプＳＯ内のブーストアンプの出力ノードがバイアス電圧Ｖｂｎ、Ｖｂｐから切り離され、スイッチトオペアンプＳＯの出力インピーダンスが増加する。
【０１０２】
また、切り替え制御信号ＣＳ５１がローレベル、切り替え制御信号ＣＳ５２がハイレベルとなり、スイッチＳＷ５１〜ＳＷ５４がオフ、スイッチＳＷ５５、ＳＷ５６がオンする。これにより、入力信号Ｖｉｎを増幅した信号Ｖｏｕｔが出力される。
【０１０３】
このように、本実施形態では、スイッチトオペアンプＳＯの起動時間を短縮できるため、サンプルモードのほとんどの時間（期間Ｔ１）でスイッチトオペアンプＳＯをオフすることができ、消費電力を低減できる。また、起動時間が短いため、高速化に対応できる。
【０１０４】
なお、図９では、増幅回路５００が単相の場合について図示しているが、差動構成にしてもよい。
【０１０５】
（第６の実施形態）図１１に本発明の第６の実施形態に係るＡ／Ｄ変換器６００の概略構成を示す。Ａ／Ｄ変換器６００は、サンプルモードとアンプモードの２つの動作モードを有するパイプラインＡ／Ｄ変換器である。
【０１０６】
Ａ／Ｄ変換器６００はサンプルホールド回路６０１、縦続接続された複数段のステージ６０２、及びデジタル補正回路６０５を備える。サンプルホールド回路６０１はアナログ入力信号をサンプルホールドする。デジタル補正回路６０５は、各ステージ６０２からの出力デジタル信号が入力され、最終的なデジタル出力信号を生成する。
【０１０７】
各ステージ６０２は、比較器６０３とＤ／Ａ変換器（ＭＤＡＣ：乗算型デジタルアナログ変換器）６０４を有する。各ステージ６０２の比較器６０３で入力信号の上位１ビットをＡ／Ｄ変換し、Ａ／Ｄ変換結果をデジタル補正回路６０５へ出力する。また、Ｄ／Ａ変換器６０４において、Ａ／Ｄ変換結果のデジタルデータをＤ／Ａ変換して元の値（入力信号）から減じる。この減算結果（アナログ値）が次段のステージ６０２へ出力される。
【０１０８】
このＤ／Ａ変換器６０４に図９に示すようなスイッチトキャパシタアンプを使用する。これにより、サンプルモードのほとんどの時間で、スイッチトキャパシタアンプ中のスイッチトオペアンプをオフさせることができ、パイプラインＡ／Ｄ変換器の消費電力を低減できる。
【０１０９】
また、パイプラインＡ／Ｄ変換器以外のサンプルモードとアンプモードの２つの動作モードを有するＡ／Ｄ変換器にも適用可能である。
【０１１０】
上記実施形態で説明した増幅回路は適宜極性を逆にして構成してもよい。
【０１１１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１の実施形態に係る増幅回路の概略構成図である。
【図２】同第１の実施形態に係る増幅回路におけるスイッチの切り替え制御信号のタイミングチャートである。
【図３】本発明の第２の実施形態に係る増幅回路の概略構成図である。
【図４】本発明の第３の実施形態に係る増幅回路の概略構成図である。
【図５】本発明の第４の実施形態に係る増幅回路の概略構成図である。
【図６】変形例によるブーストアンプの概略構成図である。
【図７】変形例によるブーストアンプの概略構成図である。
【図８】変形例によるブーストアンプの概略構成図である。
【図９】本発明の第５の実施形態に係る増幅回路の概略構成図である。
【図１０】同第５の実施形態に係る増幅回路におけるスイッチの切り替え制御信号のタイミングチャートである。
【図１１】本発明の第６の実施形態に係るＡ／Ｄ変換器の概略構成図である。
【符号の説明】
【０１１３】
１０１ 電流源
１０２ カスコードトランジスタ
１０３ ブーストアンプ
１０４ 電圧制御電流源
【技術分野】
【０００１】
本発明は、増幅回路及びＡ／Ｄ変換器に関するものである。
【背景技術】
【０００２】
パイプラインＡ／Ｄ変換器、可変ゲインアンプ等の離散時間アナログ信号処理回路を実現する回路技術として、スイッチトキャパシタアンプ回路が知られている。スイッチトキャパシタアンプ回路は、キャパシタ、アンプ、及び複数のスイッチを有し、当該複数のスイッチを切り替えることにより、キャパシタに入力電圧をサンプリング又はホールドするものである。
【０００３】
このようなスイッチトキャパシタアンプ回路を低消費電力化する手法として、スイッチトオペアンプが知られている。この手法では、スイッチトキャパシタアンプ回路の２つの動作モード（サンプルモードとアンプモード）のうち、オペアンプを使用しないサンプルモードの期間中、オペアンプがオフにされる。また、出力インピーダンスを増加して、アンプの開ループゲインを高めるためのブーストアンプの技術を組み合わせたスイッチトオペアンプが提案されている。
【０００４】
スイッチトオペアンプでは、オペアンプをオフからオンへ切り替えた際のアンプの立ち上がり時間が長いと、オフにしておける期間が短くなり、省電力の効果が得られず、高速化への対応ができなくなるという問題があった。
【０００５】
通常、スイッチトオペアンプのオン・オフの切り替えは、アンプの電流源トランジスタのバイアス電圧を切り替えることで行われている。しかし、このバイアス電圧ノードには、バイアス電圧を一定に保つため、大きなデカップリング容量が付けられていることがある。従って、オフからオンへ切り替える時に、大きな容量を充電する必要が生じ、立ち上がり時間が長くなっていた。
【０００６】
そこで、大きな容量が付いているバイアス電圧ノードを切り替える代わりに、寄生容量の小さなブーストアンプの出力ノードの接続を切り替えることによって、立ち上がり時間を短くすることが提案されている（非特許文献１参照）。
【０００７】
このような従来技術を低電圧で実現する場合、信号振幅確保のため、メインアンプのカスコードトランジスタに、大きなサイズのトランジスタが使用される。そのため、ブーストアンプの出力ノードとメインアンプの出力ノードとの間に、大きな寄生容量がつき、結果的にメインアンプの起動時間が長くなる。これは、アンプのオン・オフ切り替え動作によるメインアンプ出力ノードの電圧変化が、寄生容量カップリングにより、ブーストアンプの出力ノードに伝わるためである。そのため、従来技術の構成を用いて起動時間を短くするためには、ブーストアンプの駆動能力を大きくする必要があり、省電力の効果が得られなくなるという問題があった。
【非特許文献１】Imran Ahmed and David A. Johns, “A 50-MS/s (35 mW) to 1-kS/s (15 μW) Power Scaleable 10-bit Pipelined ADC Using Rapid Power-On Opamps and Minimal Bias Current Variation”, IEEE Journal of Solid-State Circuits, Dec. 2005, Vol.40, No.12,
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、起動時間を短縮し、消費電力の増加を抑制できる増幅回路及びＡ／Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による増幅回路は、入力信号を増幅し増幅信号を出力ノードから出力する増幅回路であって、第１の基準電圧線と前記出力ノードとの間に接続され、切り替え制御信号が第１の値をとる時に定電流を発生させ、前記切り替え制御信号が第２の値をとる時は前記定電流の発生を行わない電流源と、第２の基準電圧線に接続し、前記入力信号によって電流量が制御される電圧制御電流源と、ドレイン電極が前記電流源及び前記出力ノードに接続され、ソース電極が前記電圧制御電流源に接続され、前記増幅信号を出力するカスコードトランジスタと、入力端子及び出力端子を有し、前記入力端子が前記カスコードトランジスタの前記ソース電極に接続され、前記出力端子が前記カスコードトランジスタのゲート電極に接続されたブーストアンプと、前記出力ノードと前記第２の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、前記ブーストアンプの出力端子と所定電圧を有する電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第２のスイッチと、を備えるものである。
【００１０】
本発明の一態様による増幅回路は、差動入力信号を増幅し、第１及び第２の出力ノードから差動増幅信号を出力する増幅回路であって、ゲート電極に前記差動入力信号が与えられるトランジスタ差動対と、第１の基準電圧線と前記第１及び第２の出力ノードとの間に接続され、第１のブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第１のカスコード段と、第２の基準電圧線と前記第１及び第２の出力ノードとの間に設けられ、第２のブーストアンプを含み、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第２のカスコード段と、前記トランジスタ差動対の共通ソース電極と前記第２の基準電圧線との間に接続され、切り替え制御信号が第１の値をとる時にオンして電流源として動作し、第２の値をとる時にオフする電流源トランジスタと、前記第１の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、前記第２の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第２のスイッチと、前記第１のブーストアンプの出力端子と第１の所定電圧を有する第１の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、前記第２のブーストアンプの出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第４のスイッチと、を備えるものである。
【００１１】
本発明の一態様によるＡ／Ｄ変換器は、前記増幅回路を含み、サンプルモードとアンプモードの２つの動作モードを有するものである。
【発明の効果】
【００１２】
本発明によれば、起動時間を短縮し、消費電力の増加を抑制できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
（第１の実施形態）図１に本発明の第１の実施形態に係る増幅回路の概略構成を示す。増幅回路１００は電流源１０１、カスコードトランジスタ１０２、ブーストアンプ１０３、電圧制御電流源１０４、及びスイッチＳＷ１１〜ＳＷ１３を備える。電流源１０１は電源電圧Ｖｄｄが与えられ、定電流を発生する。スイッチＳＷ１１は、電流源１０１で発生した電流をカスコードトランジスタ１０２に供給するか否かを切り替える。スイッチＳＷ１１は切り替え制御信号ＣＳ１１によりオン・オフ制御される。
【００１５】
増幅回路１００の出力端子Ｔ１は、カスコードトランジスタ１０２のドレイン電極（図示せず）に接続される。また、出力端子Ｔ１はスイッチＳＷ１２を介して接地される。スイッチＳＷ１２は切り替え制御信号ＣＳ１２によりオン・オフ制御される。切り替え制御信号ＣＳ１２は切り替え制御信号ＣＳ１１を反転した値をとる。
【００１６】
この増幅回路１００をオンさせる時は、切り替え制御信号ＣＳ１１がハイレベル、切り替え制御信号ＣＳ１２がローレベルとなり、スイッチＳＷ１１がオン、スイッチＳＷ１２がオフする。また、この増幅回路１００をオフさせる時は、切り替え制御信号ＣＳ１１がローレベル、切り替え制御信号ＣＳ１２がハイレベルとなり、スイッチＳＷ１１がオフ、スイッチＳＷ１２がオンする。
【００１７】
ブーストアンプ１０３はこの増幅回路１００の出力インピーダンスを増加させるものであり、その反転入力端子及び出力端子がそれぞれカスコードトランジスタ１０２のソース電極、ゲート電極（共に図示せず）に接続される。ブーストアンプ１０３の非反転入力端子には所定の電圧Ｖｒが入力される。
【００１８】
また、ブーストアンプ１０３の出力端子（出力ノードＶｘ）には、スイッチＳＷ１３を介してバイアス電圧Ｖｂが供給される。スイッチＳＷ１３は、切り替え制御信号ＣＳ１３によってオン・オフ制御され、増幅回路１００のオン時（立ち上がり時）に所定時間オンする。
【００１９】
電圧制御電流源１０４は、入力電圧Ｖｉｎが供給され、入力電圧Ｖｉｎによって流れる電流量が制御される。
【００２０】
このような増幅回路１００の動作を図２に示す切り替え制御信号ＣＳ１１〜ＣＳ１３のタイミングチャートを用いて説明する。なお、切り替え制御信号ＣＳ１１〜ＣＳ１３は図示しない周辺回路等により生成される。
【００２１】
期間Ｔ１では、切り替え制御信号ＣＳ１１がローレベル、すなわちスイッチＳＷ１１がオフとなり、増幅回路１００はオフとなる。また、この時、切り替え制御信号ＣＳ１２がハイレベル、すなわちスイッチＳＷ１２がオンとなり、増幅回路１００の出力ノードＶｙは接地される。
【００２２】
期間Ｔ２では、切り替え制御信号ＣＳ１１が立ち上がってハイレベルとなり、スイッチＳＷ１１がオンし、増幅回路１００はオンする。切り替え制御信号ＣＳ１２はローレベル、すなわちスイッチＳＷ１２はオフとなり、出力ノードＶｙはグランド電位から切り離される。また、切り替え制御信号ＣＳ１３が立ち上がってハイレベルとなり、スイッチＳＷ１３がオンする。
【００２３】
スイッチＳＷ１３がオンすると、ブーストアンプ１０３の出力ノードＶｘはバイアス電圧Ｖｂに接続される。これにより、ブーストアンプ１０３は強制的に立ち上げられ、起動時間が短縮される。また、出力ノードＶｙと出力ノードＶｘとの間の寄生容量による寄生容量によるカップリングの影響を受けなくなる。また、ブーストアンプ１０３が完全に立ち上がっていなくても増幅回路１００は動作を開始するため、増幅回路１００全体としての起動時間を短縮できる。
【００２４】
バイアス電圧Ｖｂは、ブーストアンプ１０３内のトランジスタが飽和領域で動作する電位であれば、どのような電位でも良い。バイアス電圧Ｖｂは、ブーストアンプ１０３の動作点付近の電位にすることがさらに好適である。
【００２５】
期間Ｔ３では、切り替え制御信号ＣＳ１３がローレベルとなり、スイッチＳＷ１３がオフし、出力ノードＶｘはバイアス電圧Ｖｂから切り離される。これにより、ブーストアンプ１０３は増幅回路１００（カスコードトランジスタ１０２）の出力インピーダンスを増加させることができる。
【００２６】
増幅回路１００では、このような期間Ｔ１〜Ｔ３が繰り返される。なお、期間Ｔ２では、ブーストアンプ１０３は増幅回路１００の出力インピーダンスを増加する役割を果たしていないが、例えばこの増幅回路１００がスイッチトキャパシタアンプ回路に含まれている場合、期間Ｔ２における動作をサンプルモード期間（アンプを使用しない期間）に行うようにすればよい。つまり、期間Ｔ１及びＴ２がスイッチトキャパシタアンプ回路のサンプルモード期間、期間Ｔ３がアンプモード期間となる。
【００２７】
このように、増幅回路１００の立ち上げに伴いブーストアンプ１０３の出力ノードにバイアス電圧Ｖｂを印加してブーストアンプ１０３を強制的に立ち上げることで、増幅回路１００の起動時間を短縮することができる。また、ブーストアンプの駆動能力を大きくする必要がないため、消費電力の増加を抑えることができる。
【００２８】
なお、バイアス電圧Ｖｂは、周辺回路等で使用されるバイアス回路の一部、例えばカレントミラー回路、から容易に作成することができる。従って、回路規模や消費電力を増大させることなくバイアス電圧Ｖｂを得ることができる。
【００２９】
本実施形態では、図１に示すように、出力からみてカスコードトランジスタ１０２がグラウンド側に設けられているが、逆極性にして電源電位Ｖｄｄ側に設けるようにしてもよい。
【００３０】
また、電圧制御電流源１０４は入力電圧Ｖｉｎでなく、周辺回路等で生成されたバイアス電圧を与えるようにしてもよい。
【００３１】
（第２の実施形態）図３に本発明の第２の実施形態に係る増幅回路２００の概略構成を示す。上記第１の実施形態では一方の極性のみのカスコードトランジスタを用いて増幅回路を構成していたが、本実施形態に係る増幅回路２００はＰ−ｃｈカスコードトランジスタ２０２とＮ−ｃｈカスコードトランジスタ２０３とを組み合わせて用いるものである。
【００３２】
増幅回路２００は、トランジスタ（Ｐ−ｃｈトランジスタ）２０１、Ｐ−ｃｈカスコードトランジスタ２０２、Ｎ−ｃｈカスコードトランジスタ２０３、トランジスタ（Ｎ−ｃｈトランジスタ）２０４、ブーストアンプ２０５、２０６、及びスイッチＳＷ２１〜ＳＷ２４を備える。
【００３３】
トランジスタ２０１のソース電極は電源電圧Ｖｄｄに接続され、ゲート電極にはバイアス電圧Ｖｂが与えられる。バイアス電圧Ｖｂはトランジスタ２０１をオンできる電圧となっている。また、トランジスタ２０１のゲート電極はスイッチＳＷ２１を介して電源電圧Ｖｄｄに接続される。スイッチＳＷ２１は切り替え制御信号ＣＳ２１によってオン・オフ制御される。
【００３４】
トランジスタ２０１のドレイン電極とＰ−ｃｈカスコードトランジスタ２０２のソース電極との接続点にブーストアンプ２０５の入力が接続される。Ｐ−ｃｈカスコードトランジスタ２０２のゲートとブーストアンプ２０５の出力が接続される。また、ブーストアンプ２０５の出力ノードＶｘ１はスイッチＳＷ２３を介してバイアス電圧Ｖｂｐに接続される。スイッチＳＷ２３は切り替え制御信号ＣＳ２２によってオン・オフ制御される。
【００３５】
Ｐ−ｃｈカスコードトランジスタ２０２のドレイン電極とＮ−ｃｈカスコードトランジスタ２０３のドレイン電極との接続点に増幅回路２００の出力端子Ｔ２が接続される。また、増幅回路２００の出力ノードＶｙはスイッチＳＷ２２を介してグラウンド電位に接続される。スイッチＳＷ２２は、スイッチＳＷ２１と同様に、切り替え制御信号ＣＳ２１によってオン・オフ制御される。
【００３６】
Ｎ−ｃｈカスコードトランジスタ２０３のゲート電極はブーストアンプ２０６の出力に接続される。ブーストアンプ２０６の出力ノードＶｘ２はスイッチＳＷ２４を介してバイアス電圧Ｖｂｎに接続される。スイッチＳＷ２４は、スイッチＳＷ２３と同様に、切り替え制御信号ＣＳ２２によってオン・オフ制御される。
【００３７】
トランジスタ２０４のドレイン電極とＮ−ｃｈカスコードトランジスタ２０３のソース電極との接続点にブーストアンプ２０６の入力が接続される。トランジスタ２０４のゲート電極は入力端子Ｔ１に接続され、入力電圧Ｖｉｎが与えられる。トランジスタ２０４のドレイン電極は接地される。
【００３８】
次に、増幅回路２００の動作を説明する。なお、切り替え制御信号ＣＳ２１、ＣＳ２２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて説明を行う。
【００３９】
期間Ｔ１では、切り替え制御信号ＣＳ２１がハイレベルであり、スイッチＳＷ２１がオンし、トランジスタ２０１はオフするため、増幅回路２００はオフとなる。この時、スイッチＳＷ２２はオンとなり、出力ノードＶｙはグラウンド電位に接続される。また、この時、切り替え制御信号ＣＳ２２はローレベルであり、スイッチＳＷ２３、ＳＷ２４はオフする。
【００４０】
期間Ｔ２では、切り替え制御信号ＣＳ２１がローレベルとなり、スイッチＳＷ２１がオフし、トランジスタ２０１はオンして電流源として動作する。これにより、増幅回路２００はオンとなる。この時、スイッチＳＷ２２はオフとなり、出力ノードＶｙはグラウンド電位から切り離される。
【００４１】
また、切り替え制御信号ＣＳ２２が立ち上がってハイレベルとなり、スイッチＳＷ２３、ＳＷ２４がオンする。スイッチＳＷ２３がオンするとブーストアンプ２０５の出力ノードＶｘ１がバイアス電圧Ｖｂｐに接続され、ブーストアンプ２０５は強制的に立ち上げられる。同様に、スイッチＳＷ２４がオンするとブーストアンプ２０６の出力ノードＶｘ２がバイアス電圧Ｖｂｎに接続され、ブーストアンプ２０６は強制的に立ち上げられる。
【００４２】
従って、ブーストアンプ２０５、２０６の起動時間が短縮される。また、ブーストアンプ２０５、２０６が完全に立ち上がっていなくても増幅回路２００は動作を開始するため、増幅回路２００全体としての起動時間を短縮できる。
【００４３】
期間Ｔ３では、切り替え制御信号ＣＳ２２が立ち下がりローレベルとなる。これにより、ブーストアンプ２０５、２０６は、出力ノードＶｘ１、Ｖｘ２がバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路２００の出力インピーダンスを増加させる。
【００４４】
このように、両極性のカスコードトランジスタを用いた場合も、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路も上記第１の実施形態と同様に、起動時間を短縮し、オフにしておける時間を長くすることで、消費電力の増加を抑制できる。
【００４５】
上記第２の実施形態において、バイアス電圧Ｖｂｐは、ブーストアンプ２０５の動作点付近の電位にすることが好適である。また、バイアス電圧Ｖｂｎは、ブーストアンプ２０６の動作点付近の電位にすることが好適である。
【００４６】
（第３の実施形態）図４に本発明の第３の実施形態に係る増幅回路３００の概略構成を示す。図３に示す上記第２の実施形態に係る増幅回路２００が単相構成であったのに対し、本実施形態に係る増幅回路３００は差動構成となっている。ここでは、テレスコピック型に適用した。
【００４７】
増幅回路３００は、Ｐ−ｃｈトランジスタ３０１〜３０４、Ｎ−ｃｈトランジスタ３０５〜３０９、ブーストアンプ３１０、３１１、及びスイッチＳＷ３１〜ＳＷ３７を備える。スイッチＳＷ３１、ＳＷ３２、及びＳＷ３７は切り替え制御信号ＣＳ３１によってオン・オフ制御される。スイッチＳＷ３３〜ＳＷ３６は切り替え制御信号ＣＳ３２によってオン・オフ制御される。
【００４８】
差動対を構成するトランジスタ３０７、３０８のゲート電極に差動入力信号Ｖｉｎ−、Ｖｉｎ＋が入力される。カスコード接続された１対のトランジスタ３０５、３０６のドレイン電極から、増幅された差動信号Ｖｏｕｔ＋、Ｖｏｕｔ−が出力される。増幅回路３００の出力ノードはそれぞれスイッチＳＷ３１、ＳＷ３２を介して電源電圧Ｖｄｄに接続される。
【００４９】
ブーストアンプ３１０の２つの出力端子はそれぞれカスコード接続された１対のトランジスタ３０３、３０４のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ３０３、３０４のソース電極（カスコード接続された１対のトランジスタ３０１、３０２のドレイン電極）に接続される。また、ブーストアンプ３１０の出力ノードはスイッチＳＷ３３、ＳＷ３４を介してバイアス電圧Ｖｂｐに接続される。
【００５０】
ブーストアンプ３１１の２つの出力端子はそれぞれトランジスタ３０５、３０６のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ３０５、３０６のソース電極に接続される。また、ブーストアンプ３１１の出力ノードはスイッチＳＷ３５、ＳＷ３６を介してバイアス電圧Ｖｂｎに接続される。
【００５１】
このように、ブーストアンプ３１０はトランジスタ３０３、３０４で共用される。また、ブーストアンプ３１１はトランジスタ３０５、３０６で共用される。
【００５２】
トランジスタ３０１、３０２のゲート電極は互いに所定電圧に接続され、ドレイン電極はトランジスタ３０３、３０４のソース電極に接続される。また、トランジスタ３０１、３０２の共通ソース電極は電源電圧Ｖｄｄに接続される。
【００５３】
トランジスタ３０９のドレイン電極はトランジスタ３０７、３０８の共通ソース電極に接続され、ソース電極はグラウンド電位に接続される。トランジスタ３０９のゲート電極には、トランジスタ３０９をオンできる程度のバイアス電圧Ｖｂが印加される。また、トランジスタ３０９のゲート電極はスイッチＳＷ３７を介してグラウンド電位に接続される。トランジスタ３０９は電流源となる。
【００５４】
バイアス電圧Ｖｂｎ、Ｖｂｐ、Ｖｂ、切り替え制御信号ＣＳ３１、ＣＳ３２は周辺回路等において生成される。
【００５５】
切り替え制御信号ＣＳ３１、ＣＳ３２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて増幅回路３００の動作の説明を行う。
【００５６】
期間Ｔ１では、切り替え制御信号ＣＳ３１がハイレベルであり、スイッチＳＷ３７がオンし、トランジスタ３０９はオフするため、増幅回路３００はオフとなる。この時、スイッチＳＷ３１、ＳＷ３２はオンとなり、増幅回路３００の出力ノードは電源電位Ｖｄｄに接続される。また、この時、切り替え制御信号ＣＳ３２はローレベルであり、スイッチＳＷ３３〜ＳＷ３６はオフする。
【００５７】
期間Ｔ２では、切り替え制御信号ＣＳ３１がローレベルとなり、スイッチＳＷ３７がオフし、トランジスタ３０９はオンして電流源として動作する。これにより、増幅回路３００はオンとなる。この時、スイッチＳＷ３１、ＳＷ３２はオフとなり、出力ノードが電源電位から切り離される。
【００５８】
また、切り替え制御信号ＣＳ３２が立ち上がってハイレベルとなり、スイッチＳＷ３３〜ＳＷ３６がオンする。スイッチＳＷ３３、ＳＷ３４がオンすると、ブーストアンプ３１０の出力ノードがバイアス電圧Ｖｂｐに接続され、ブーストアンプ３１０は強制的に立ち上げられる。同様に、スイッチＳＷ３５、ＳＷ３６がオンすると、ブーストアンプ３１１の出力ノードがバイアス電圧Ｖｂｎに接続され、ブーストアンプ３１１は強制的に立ち上げられる。
【００５９】
従って、ブーストアンプ３１０、３１１の起動時間が短縮される。また、ブーストアンプ３１０、３１１が完全に立ち上がっていなくても増幅回路３００は動作を開始するため、増幅回路３００全体としての起動時間を短縮できる。
【００６０】
期間Ｔ３では、切り替え制御信号ＣＳ３２が立ち下がりローレベルとなる。これにより、ブーストアンプ３１０、３１１は、それぞれ出力ノードがバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路３００の出力インピーダンスを増加させる。
【００６１】
このように、差動構成とした場合でも、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路によっても、起動時間が短縮することでオフにしておける時間が長くなり、消費電力の増加を抑制できる。
【００６２】
（第４の実施形態）図５に本発明の第４の実施形態に係る増幅回路４００の概略構成を示す。増幅回路４００はフォールディッドカスコード型の構成となっている。
【００６３】
増幅回路４００は、Ｐ−ｃｈトランジスタ４０１〜４０４、Ｎ−ｃｈトランジスタ４０５〜４１１、ブーストアンプ４１２、４１３、及びスイッチＳＷ４１〜ＳＷ４７を備える。
【００６４】
スイッチＳＷ４１、ＳＷ４２、及びＳＷ４７は切り替え制御信号ＣＳ４１によってオン・オフ制御される。スイッチＳＷ４３〜ＳＷ４６は切り替え制御信号ＣＳ４２によってオン・オフ制御される。
【００６５】
差動対を構成するトランジスタ４０９、４１０のゲート電極に差動入力信号Ｖｉｎ−、Ｖｉｎ＋が入力される。カスコード接続された１対のトランジスタ４０５、４０６のドレイン電極から増幅され差動信号Ｖｏｕｔ＋、Ｖｏｕｔ−が出力される。増幅回路４００の出力ノードはそれぞれスイッチＳＷ４１、ＳＷ４２を介して電源電圧Ｖｄｄに接続される。
【００６６】
ブーストアンプ４１２の２つの出力端子はそれぞれカスコード接続された１対のトランジスタ４０３、４０４のゲート電極（カスコード接続された１対のトランジスタ４０１、４０２のドレイン電極）に接続され、２つの入力端子はそれぞれトランジスタ４０３、４０４のソース電極に接続される。また、ブーストアンプ４１２の出力ノードはスイッチＳＷ４３、ＳＷ４４を介してバイアス電圧Ｖｂｐに接続される。
【００６７】
ブーストアンプ４１３の２つの出力端子はそれぞれトランジスタ４０５、４０６のゲート電極に接続され、２つの入力端子はそれぞれトランジスタ４０５、４０６のソース電極（カスコード接続された１対のトランジスタ４０７、４０８のドレイン電極）に接続される。また、ブーストアンプ４１３の出力ノードはスイッチＳＷ４５、ＳＷ４６を介してバイアス電圧Ｖｂｎに接続される。
【００６８】
このように、ブーストアンプ４１２はトランジスタ４０３、４０４で共用される。また、ブーストアンプ４１３はトランジスタ４０５、４０６で共用される。
【００６９】
トランジスタ４０１、４０２のゲート電極は互いに接続され、ドレイン電極はトランジスタ４０３、４０４のソース電極、及びトランジスタ４０９、４１０のドレイン電極に接続される。また、トランジスタ４０１、４０２の共通ソース電極は電源電圧Ｖｄｄに接続される。
【００７０】
トランジスタ４１１のドレイン電極はトランジスタ４０９、４１０の共通ソース電極に接続され、ソース電極は接地される。トランジスタ４０７、４０８、４１１のゲート電極には、トランジスタ４０７、４０８、４１１をオンできる程度のバイアス電圧Ｖｂが印加される。また、トランジスタ４０７、４０８、４１１のゲート電極はスイッチＳＷ４７を介してグラウンド電位に接続される。トランジスタ３０９は電流源となる。
【００７１】
トランジスタ４０７、４０８のドレイン電極はトランジスタ４０５、４０６のソース電極に接続される。また、トランジスタ４０７、４０８の共通ソース電極は接地される。
【００７２】
バイアス電圧Ｖｂｎ、Ｖｂｐ、Ｖｂ、切り替え制御信号ＣＳ４１、ＣＳ４２は周辺回路等において生成される。
【００７３】
切り替え制御信号ＣＳ４１、ＣＳ４２のタイミングチャートはそれぞれ図２に示す上記第１の実施形態における切り替え制御信号ＣＳ１２、ＣＳ１３と同様のものとなるため、図２を用いて増幅回路４００の動作の説明を行う。
【００７４】
期間Ｔ１では、切り替え制御信号ＣＳ４１がハイレベルであり、スイッチＳＷ４７がオンし、トランジスタ４０７、４０８、４１１はオフするため、増幅回路４００はオフとなる。この時、スイッチＳＷ４１、ＳＷ４２はオンとなり、増幅回路４００の出力ノードは電源電位Ｖｄｄに接続される。また、この時、切り替え制御信号ＣＳ４２はローレベルであり、スイッチＳＷ４３〜ＳＷ４６はオフする。
【００７５】
期間Ｔ２では、切り替え制御信号ＣＳ４１がローレベルとなり、スイッチＳＷ４７がオフし、トランジスタ４０７、４０８、４１１はオンして電流源として動作する。これにより、増幅回路４００はオンとなる。この時、スイッチＳＷ４１、ＳＷ４２はオフとなり、出力ノードが電源電位から切り離される。
【００７６】
また、切り替え制御信号ＣＳ４２が立ち上がってハイレベルとなり、スイッチＳＷ４３〜ＳＷ４６がオンする。スイッチＳＷ４３、ＳＷ４４がオンすると、ブーストアンプ４１２の出力ノードがバイアス電圧Ｖｂｐに接続され、ブーストアンプ４１２は強制的に立ち上げられる。同様に、スイッチＳＷ４５、ＳＷ４６がオンすると、ブーストアンプ４１３の出力ノードがバイアス電圧Ｖｂｎに接続され、ブーストアンプ４１３は強制的に立ち上げられる。
【００７７】
従って、ブーストアンプ４１２、４１３の起動時間が短縮される。また、ブーストアンプ４１２、４１３が完全に立ち上がっていなくても増幅回路４００は動作を開始するため、増幅回路４００全体としての起動時間を短縮できる。
【００７８】
期間Ｔ３では、切り替え制御信号ＣＳ４２が立ち下がりローレベルとなる。これにより、ブーストアンプ４１２、４１３は、それぞれ出力ノードがバイアス電圧Ｖｂｐ、Ｖｂｎから切り離され、増幅回路４００の出力インピーダンスを増加させる。
【００７９】
このように、上記第３の実施形態と同様に、増幅回路の起動時に、ブーストアンプの出力ノードに対して所定時間バイアス電圧を印加して強制的に立ち上げることで、起動時間を短縮することができる。従って、本実施形態に係る増幅回路によっても、起動時間を短縮することで、オフ期間を長くとることができるため、消費電力を低減できる。
【００８０】
また、図４に示す上記第３の実施形態に係る増幅回路３００は、５つのトランジスタ３０１、３０３、３０５、３０７、３０９が縦続接続されていたのに対し、本実施形態では縦続接続されているトランジスタ数が４つとなっているため、出力振幅範囲を大きくすることができる。
【００８１】
上記第４の実施形態おけるブーストアンプ４１２、４１３は差動アンプであり、出力の同相電圧の正確なレベルを設定するために、例えばコモンモードフィードバック回路を使用することが好適である。コモンモードフィードバック回路の一例を図６に示す。図６は、図５の破線部に該当する。トランジスタ４２０、４３４のゲート電極に与えられる電圧Ｖｃ、Ｖｂ１は周辺回路（図示せず）により生成される。
【００８２】
電流源４３０、４３１が電源電圧Ｖｄｄと、トランジスタ４０３、４０４のゲート電極との間に接続される。トランジスタ４３２は、ドレイン電極がトランジスタ４０３のゲート電極に接続され、ゲート電極がトランジスタ４０３のソース電極に接続される。トランジスタ４３３は、ドレイン電極がトランジスタ４０４のゲート電極に接続され、ゲート電極がトランジスタ４０４のソース電極に接続される。
【００８３】
トランジスタ４２０はドレイン電極に電源電圧Ｖｄｄが与えられる。トランジスタ４２０、４３２、４３３の共通ソース電極がトランジスタ４３４のドレイン電極に接続される。トランジスタ４３４のソース電極は接地される。
【００８４】
図６では１つのトランジスタ４２０でコモンモードフィードバックを実現しているが、このようなコモンモードフィードバック回路は、トランジスタ４２０を流れる電流の分だけ消費電力が大きくなる。
【００８５】
従って、消費電力が増加しないスイッチトキャパシタ型のコモンモードフィードバック回路を使用することがさらに好適である。図７に、スイッチトキャパシタ型のコモンモードフィードバック回路を含む差動アンプをブーストアンプ４１２に適用した場合の回路構成の一例を示す。図６と同じ構成要素については同じ参照番号を付している。
【００８６】
スイッチトキャパシタ型のコモンモードフィードバック回路は、出力間（トランジスタ４０３のゲート電極とトランジスタ４０４のゲート電極との間）に直列接続された容量値が等しい２つのキャパシタＣｃ１、Ｃｃ２を有する。キャパシタＣｃ１、Ｃｃ２の電荷をリセットするためのバイアス電圧Ｖｂｐ、Ｖｂ１の印加の有無が、スイッチＳＷ４３、ＳＷ４４、及びＳＷ４８により切り替えられる。スイッチＳＷ４８は切り替え制御信号ＣＳ４２によってオン・オフ制御される。キャパシタＣｃ１、Ｃｃ２の接続点のノードＶｚから出力の変化の平均値が検知され、電流源となるトランジスタ４３４に帰還される。
【００８７】
スイッチトキャパシタ型のコモンモードフィードバック回路は、キャパシタＣｃ１、Ｃｃ２の電荷の初期値を設定（リセット）するため、定期的にキャパシタＣｃ１、Ｃｃ２の両電極に適当なバイアス電圧(ＶｂｐおよびＶｂ１)を与える期間を設ける必要がある。そのため、ブーストアンプの出力ノードにバイアス電圧を与える機構（スイッチＳＷ４３、ＳＷ４４、バイアス電圧Ｖｂｐ）は、コモンモードフィードバック回路をリセットする機構の一部と共用化される。従って、このような構成を実現するにあたり、回路面積の増大を抑制できる。
【００８８】
増幅回路４００と同時にブーストアンプ４１２、４１３のオン・オフを切り替えて、さらに消費電力を低減するようにしても良い。図７に示すブーストアンプの構成に対してオン・オフを切り替える場合、図８に示すような回路構成となる。
【００８９】
トランジスタ４３４のゲート電極及びノードＶｚがスイッチＳＷ４９を介してグラウンド電位に接続される。スイッチＳＷ４９は切り替え制御信号ＣＳ４１によってオン・オフ制御される。これにより、ブーストアンプも増幅回路４００と同時にオン・オフの切り替えを行うことができる。このような構成でも、ブーストアンプの立ち上がり時に出力ノードにバイアス電圧を与えることで強制的に立ち上げ、起動時間を短縮できる。
【００９０】
図６〜図８に示す構成は、ブーストアンプ４１３にも適用することができる。この時、ブーストアンプ４１３を構成するトランジスタの極性はブーストアンプ４１２と異なる。
【００９１】
（第５の実施形態）図９に本発明の第５の実施形態に係る増幅回路５００の概略構成を示す。増幅回路５００は、スイッチトオペアンプＳＯ、キャパシタＣ１、Ｃ２、及びスイッチＳＷ５１〜ＳＷ５６を備えるスイッチトキャパシタアンプ回路である。
【００９２】
入力信号ＶｉｎはスイッチＳＷ５１、ＳＷ５２を介してキャパシタＣ１、Ｃ２の一端に与えられる。キャパシタＣ１の前記一端はスイッチＳＷ５５を介してグラウンド電位Ｖｓｓに接続され、他端はキャパシタＣ２の他端と共に、スイッチトオペアンプＳＯの入力端子に接続される。また、キャパシタＣ１の他端及びキャパシタＣ２の他端はスイッチＳＷ５３を介してグラウンド電位Ｖｓｓに接続される。
【００９３】
キャパシタＣ２の前記一端はスイッチＳＷ５６を介してスイッチトオペアンプＳＯの出力端子に接続される。スイッチトオペアンプＳＯの出力端子は、スイッチＳＷ５４を介して電源電位Ｖｄｄに接続される。
【００９４】
スイッチトオペアンプＳＯは上記第１〜第４の実施形態に係る増幅回路１００〜４００のいずれかで構成される。例えばスイッチトオペアンプＳＯが増幅回路３００で構成される場合、図９に示すスイッチＳＷ５７は図４におけるスイッチＳＷ３３〜ＳＷ３６に相当し、ブーストアンプにバイアス電圧Ｖｂｎ、Ｖｂｐを与えるか否かを切り替えるスイッチとなる。また、スイッチＳＷ５８はスイッチＳＷ３７に相当し、スイッチトオペアンプＳＯのオン・オフを切り替えるスイッチとなる。
【００９５】
スイッチＳＷ５１〜ＳＷ５４は切り替え制御信号ＣＳ５１によってオン・オフ制御される。また、スイッチＳＷ５５、ＳＷ５６は切り替え制御信号ＣＳ５２によってオン・オフ制御される。切り替え制御信号ＣＳ５２は切り替え制御信号ＣＳ５１を反転した値をとる。
【００９６】
また、スイッチＳＷ５７は切り替え制御信号ＣＳ５３によってオン・オフ制御される。また、スイッチＳＷ５８は切り替え制御信号ＣＳ５４によってオン・オフ制御される。
【００９７】
このような増幅回路５００の動作を図１０に示す切り替え制御信号ＣＳ５１〜ＣＳ５４のタイミングチャートを用いて説明する。なお、切り替え制御信号ＣＳ５１〜ＣＳ５４は図示しない周辺回路等により生成される。期間Ｔ１、Ｔ２がスイッチトキャパシタアンプ回路のサンプルモードに相当し、期間Ｔ３がアンプモードに相当する。
【００９８】
期間Ｔ１では、切り替え制御信号ＣＳ５１がハイレベル、切り替え制御信号ＣＳ５２がローレベルであり、スイッチＳＷ５１〜ＳＷ５４がオン、スイッチＳＷ５５、ＳＷ５６がオフする。これにより、入力信号ＶｉｎはキャパシタＣ１、Ｃ２にサンプルされる。
【００９９】
この時、切り替え制御信号ＣＳ５４はハイレベルであり、スイッチＳＷ５８がオンし、スイッチトオペアンプＳＯはオフする。サンプルモード中はスイッチトオペアンプＳＯが使用されないため、オフになっても問題はない。
【０１００】
期間Ｔ２では、切り替え制御信号ＣＳ５４がローレベルとなり、スイッチＳＷ５８がオフし、スイッチトオペアンプＳＯがオンする。また、切り替え制御信号ＣＳ５３がハイレベルとなり、スイッチＳＷ５７がオンし、スイッチトオペアンプＳＯ内のブーストアンプの出力ノードにバイアス電圧Ｖｂｎ、Ｖｂｐが与えられる。これにより、ブーストアンプが強制的に立ち上げられ、スイッチトオペアンプＳＯの起動時間が短縮される。
【０１０１】
期間Ｔ３では、切り替え制御信号ＣＳ５３がローレベルとなり、スイッチＳＷ５７がオフされる。そのため、スイッチトオペアンプＳＯ内のブーストアンプの出力ノードがバイアス電圧Ｖｂｎ、Ｖｂｐから切り離され、スイッチトオペアンプＳＯの出力インピーダンスが増加する。
【０１０２】
また、切り替え制御信号ＣＳ５１がローレベル、切り替え制御信号ＣＳ５２がハイレベルとなり、スイッチＳＷ５１〜ＳＷ５４がオフ、スイッチＳＷ５５、ＳＷ５６がオンする。これにより、入力信号Ｖｉｎを増幅した信号Ｖｏｕｔが出力される。
【０１０３】
このように、本実施形態では、スイッチトオペアンプＳＯの起動時間を短縮できるため、サンプルモードのほとんどの時間（期間Ｔ１）でスイッチトオペアンプＳＯをオフすることができ、消費電力を低減できる。また、起動時間が短いため、高速化に対応できる。
【０１０４】
なお、図９では、増幅回路５００が単相の場合について図示しているが、差動構成にしてもよい。
【０１０５】
（第６の実施形態）図１１に本発明の第６の実施形態に係るＡ／Ｄ変換器６００の概略構成を示す。Ａ／Ｄ変換器６００は、サンプルモードとアンプモードの２つの動作モードを有するパイプラインＡ／Ｄ変換器である。
【０１０６】
Ａ／Ｄ変換器６００はサンプルホールド回路６０１、縦続接続された複数段のステージ６０２、及びデジタル補正回路６０５を備える。サンプルホールド回路６０１はアナログ入力信号をサンプルホールドする。デジタル補正回路６０５は、各ステージ６０２からの出力デジタル信号が入力され、最終的なデジタル出力信号を生成する。
【０１０７】
各ステージ６０２は、比較器６０３とＤ／Ａ変換器（ＭＤＡＣ：乗算型デジタルアナログ変換器）６０４を有する。各ステージ６０２の比較器６０３で入力信号の上位１ビットをＡ／Ｄ変換し、Ａ／Ｄ変換結果をデジタル補正回路６０５へ出力する。また、Ｄ／Ａ変換器６０４において、Ａ／Ｄ変換結果のデジタルデータをＤ／Ａ変換して元の値（入力信号）から減じる。この減算結果（アナログ値）が次段のステージ６０２へ出力される。
【０１０８】
このＤ／Ａ変換器６０４に図９に示すようなスイッチトキャパシタアンプを使用する。これにより、サンプルモードのほとんどの時間で、スイッチトキャパシタアンプ中のスイッチトオペアンプをオフさせることができ、パイプラインＡ／Ｄ変換器の消費電力を低減できる。
【０１０９】
また、パイプラインＡ／Ｄ変換器以外のサンプルモードとアンプモードの２つの動作モードを有するＡ／Ｄ変換器にも適用可能である。
【０１１０】
上記実施形態で説明した増幅回路は適宜極性を逆にして構成してもよい。
【０１１１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１の実施形態に係る増幅回路の概略構成図である。
【図２】同第１の実施形態に係る増幅回路におけるスイッチの切り替え制御信号のタイミングチャートである。
【図３】本発明の第２の実施形態に係る増幅回路の概略構成図である。
【図４】本発明の第３の実施形態に係る増幅回路の概略構成図である。
【図５】本発明の第４の実施形態に係る増幅回路の概略構成図である。
【図６】変形例によるブーストアンプの概略構成図である。
【図７】変形例によるブーストアンプの概略構成図である。
【図８】変形例によるブーストアンプの概略構成図である。
【図９】本発明の第５の実施形態に係る増幅回路の概略構成図である。
【図１０】同第５の実施形態に係る増幅回路におけるスイッチの切り替え制御信号のタイミングチャートである。
【図１１】本発明の第６の実施形態に係るＡ／Ｄ変換器の概略構成図である。
【符号の説明】
【０１１３】
１０１ 電流源
１０２ カスコードトランジスタ
１０３ ブーストアンプ
１０４ 電圧制御電流源
【特許請求の範囲】
【請求項１】
入力信号を増幅し増幅信号を出力ノードから出力する増幅回路であって、
第１の基準電圧線と前記出力ノードとの間に接続され、切り替え制御信号が第１の値をとる時に定電流を発生させ、前記切り替え制御信号が第２の値をとる時は前記定電流の発生を行わない電流源と、
第２の基準電圧線に接続し、前記入力信号によって電流量が制御される電圧制御電流源と、
ドレイン電極が前記電流源及び前記出力ノードに接続され、ソース電極が前記電圧制御電流源に接続され、前記増幅信号を出力するカスコードトランジスタと、
入力端子及び出力端子を有し、前記入力端子が前記カスコードトランジスタの前記ソース電極に接続され、前記出力端子が前記カスコードトランジスタのゲート電極に接続されたブーストアンプと、
前記出力ノードと前記第２の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、
前記ブーストアンプの出力端子と所定電圧を有する電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第２のスイッチと、
を備える増幅回路。
【請求項２】
前記所定電圧は前記ブーストアンプの動作点の電圧であることを特徴とする請求項１に記載の増幅回路。
【請求項３】
ソース電極が前記電流源に接続され、ドレイン電極が前記出力ノードに接続され、前記カスコードトランジスタとは極性が異なる第２のカスコードトランジスタと、
第２の入力端子及び第２の出力端子を有し、前記第２の入力端子が前記第２のカスコードトランジスタのソース電極に接続され、前記第２の出力端子が前記第２のカスコードトランジスタのゲート電極に接続された第２のブーストアンプと、
前記第２の出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い前記所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、
をさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項４】
前記第２の所定電圧は前記第２のブーストアンプの動作点の電圧であることを特徴とする請求項３に記載の増幅回路。
【請求項５】
前記入力信号は差動信号であり、前記出力ノードから差動増幅信号を出力する差動構成としたことを特徴とする請求項１に記載の増幅回路。
【請求項６】
差動入力信号を増幅し、第１及び第２の出力ノードから差動増幅信号を出力する増幅回路であって、
ゲート電極に前記差動入力信号が与えられるトランジスタ差動対と、
第１の基準電圧線と前記第１及び第２の出力ノードとの間に接続され、第１のブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第１のカスコード段と、
第２の基準電圧線と前記第１及び第２の出力ノードとの間に設けられ、第２のブーストアンプを含み、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第２のカスコード段と、
前記トランジスタ差動対の共通ソース電極と前記第２の基準電圧線との間に接続され、切り替え制御信号が第１の値をとる時にオンして電流源として動作し、第２の値をとる時にオフする電流源トランジスタと、
前記第１の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、
前記第２の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第２のスイッチと、
前記第１のブーストアンプの出力端子と第１の所定電圧を有する第１の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、
前記第２のブーストアンプの出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第４のスイッチと、
を備える増幅回路。
【請求項７】
前記第１のカスコード段はカスコード接続された２対の第１のトランジスタを有し、
前記第２のカスコード段はカスコード接続された１対の第２のトランジスタを有し、
前記トランジスタ差動対のドレイン電極が、前記第２のトランジスタのソース電極に接続されたテレスコピック型であることを特徴とする請求項６に記載の増幅回路。
【請求項８】
前記第１のカスコード段はカスコード接続された２対の第１のトランジスタを有し、
前記第２のカスコード段はカスコード接続された２対の第２のトランジスタを有し、
前記トランジスタ差動対のドレイン電極が、前記第１のカスコード段に接続されたフォールディッドカスコード型であることを特徴とする請求項６に記載の増幅回路。
【請求項９】
前記第１のブーストアンプ及び前記第２のブーストアンプは、前記切り替え制御信号の値が前記第１の値の時にオンし、前記第２の値の時にオフすることを特徴とする請求項６に記載の増幅回路。
【請求項１０】
前記第１のブーストアンプ及び前記第２のブーストアンプは、コモンモードフィードバック回路を具備した差動構成であることを特徴とする請求項６に記載の増幅回路。
【請求項１１】
前記コモンモードフィードバック回路は、差動出力間に直列に接続された容量値が等しい２つのキャパシタを有するスイッチトキャパシタ型であることを特徴とする請求項１０に記載の増幅回路。
【請求項１２】
前記２つのキャパシタの接続点と、前記第２の基準電圧線との間に接続され、前記第１及び第２のスイッチと同じタイミングでオン・オフする第５のスイッチをさらに備えることを特徴とする請求項１１に記載の増幅回路。
【請求項１３】
前記電圧制御電流源に与えられる前記入力信号のサンプリングを行うキャパシタ及びスイッチをさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項１４】
前記キャパシタ及びスイッチは、前記切り替え制御信号が前記第２の値の時及び前記第２の値から前記第１の値へ切り替わってから前記所定時間の間に前記入力信号のサンプリングを行うことを特徴とする請求項１３に記載の増幅回路。
【請求項１５】
請求項１３に記載の増幅回路を含み、サンプルモードとアンプモードの２つの動作モードを有するＡ／Ｄ変換器。
【請求項１６】
アナログ入力信号を前記サンプルモードの間はサンプルし、前記アンプモードの間はホールドするサンプルホールド回路と、
前記サンプルホールド回路の出力側に縦続接続され、入力される第１のアナログ信号をデジタル信号に変換して出力する比較器、及び前記デジタル信号を第２のアナログ信号に変換すると共に前記第１及び第２のアナログ信号の差信号を出力する前記増幅回路を含んだデジタルアナログ変換器をそれぞれ有する複数のステージと、
前記複数のステージからそれぞれ出力されるデジタル信号を合成してデジタル出力信号を生成するデジタル補正回路と、
を備えることを特徴とする請求項１５に記載のＡ／Ｄ変換器。
【請求項１】
入力信号を増幅し増幅信号を出力ノードから出力する増幅回路であって、
第１の基準電圧線と前記出力ノードとの間に接続され、切り替え制御信号が第１の値をとる時に定電流を発生させ、前記切り替え制御信号が第２の値をとる時は前記定電流の発生を行わない電流源と、
第２の基準電圧線に接続し、前記入力信号によって電流量が制御される電圧制御電流源と、
ドレイン電極が前記電流源及び前記出力ノードに接続され、ソース電極が前記電圧制御電流源に接続され、前記増幅信号を出力するカスコードトランジスタと、
入力端子及び出力端子を有し、前記入力端子が前記カスコードトランジスタの前記ソース電極に接続され、前記出力端子が前記カスコードトランジスタのゲート電極に接続されたブーストアンプと、
前記出力ノードと前記第２の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、
前記ブーストアンプの出力端子と所定電圧を有する電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第２のスイッチと、
を備える増幅回路。
【請求項２】
前記所定電圧は前記ブーストアンプの動作点の電圧であることを特徴とする請求項１に記載の増幅回路。
【請求項３】
ソース電極が前記電流源に接続され、ドレイン電極が前記出力ノードに接続され、前記カスコードトランジスタとは極性が異なる第２のカスコードトランジスタと、
第２の入力端子及び第２の出力端子を有し、前記第２の入力端子が前記第２のカスコードトランジスタのソース電極に接続され、前記第２の出力端子が前記第２のカスコードトランジスタのゲート電極に接続された第２のブーストアンプと、
前記第２の出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い前記所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、
をさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項４】
前記第２の所定電圧は前記第２のブーストアンプの動作点の電圧であることを特徴とする請求項３に記載の増幅回路。
【請求項５】
前記入力信号は差動信号であり、前記出力ノードから差動増幅信号を出力する差動構成としたことを特徴とする請求項１に記載の増幅回路。
【請求項６】
差動入力信号を増幅し、第１及び第２の出力ノードから差動増幅信号を出力する増幅回路であって、
ゲート電極に前記差動入力信号が与えられるトランジスタ差動対と、
第１の基準電圧線と前記第１及び第２の出力ノードとの間に接続され、第１のブーストアンプを含み、前記トランジスタ差動対とは異なる導電型のトランジスタを用いた第１のカスコード段と、
第２の基準電圧線と前記第１及び第２の出力ノードとの間に設けられ、第２のブーストアンプを含み、前記トランジスタ差動対と同じ導電型のトランジスタを用いた第２のカスコード段と、
前記トランジスタ差動対の共通ソース電極と前記第２の基準電圧線との間に接続され、切り替え制御信号が第１の値をとる時にオンして電流源として動作し、第２の値をとる時にオフする電流源トランジスタと、
前記第１の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第１のスイッチと、
前記第２の出力ノードと前記第１の基準電圧線との間に接続され、前記切り替え制御信号が前記第１の値をとる時にオフし、前記第２の値をとる時にオンする第２のスイッチと、
前記第１のブーストアンプの出力端子と第１の所定電圧を有する第１の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第３のスイッチと、
前記第２のブーストアンプの出力端子と第２の所定電圧を有する第２の電圧線との間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記所定時間の経過後はオフする第４のスイッチと、
を備える増幅回路。
【請求項７】
前記第１のカスコード段はカスコード接続された２対の第１のトランジスタを有し、
前記第２のカスコード段はカスコード接続された１対の第２のトランジスタを有し、
前記トランジスタ差動対のドレイン電極が、前記第２のトランジスタのソース電極に接続されたテレスコピック型であることを特徴とする請求項６に記載の増幅回路。
【請求項８】
前記第１のカスコード段はカスコード接続された２対の第１のトランジスタを有し、
前記第２のカスコード段はカスコード接続された２対の第２のトランジスタを有し、
前記トランジスタ差動対のドレイン電極が、前記第１のカスコード段に接続されたフォールディッドカスコード型であることを特徴とする請求項６に記載の増幅回路。
【請求項９】
前記第１のブーストアンプ及び前記第２のブーストアンプは、前記切り替え制御信号の値が前記第１の値の時にオンし、前記第２の値の時にオフすることを特徴とする請求項６に記載の増幅回路。
【請求項１０】
前記第１のブーストアンプ及び前記第２のブーストアンプは、コモンモードフィードバック回路を具備した差動構成であることを特徴とする請求項６に記載の増幅回路。
【請求項１１】
前記コモンモードフィードバック回路は、差動出力間に直列に接続された容量値が等しい２つのキャパシタを有するスイッチトキャパシタ型であることを特徴とする請求項１０に記載の増幅回路。
【請求項１２】
前記２つのキャパシタの接続点と、前記第２の基準電圧線との間に接続され、前記第１及び第２のスイッチと同じタイミングでオン・オフする第５のスイッチをさらに備えることを特徴とする請求項１１に記載の増幅回路。
【請求項１３】
前記電圧制御電流源に与えられる前記入力信号のサンプリングを行うキャパシタ及びスイッチをさらに備えることを特徴とする請求項１に記載の増幅回路。
【請求項１４】
前記キャパシタ及びスイッチは、前記切り替え制御信号が前記第２の値の時及び前記第２の値から前記第１の値へ切り替わってから前記所定時間の間に前記入力信号のサンプリングを行うことを特徴とする請求項１３に記載の増幅回路。
【請求項１５】
請求項１３に記載の増幅回路を含み、サンプルモードとアンプモードの２つの動作モードを有するＡ／Ｄ変換器。
【請求項１６】
アナログ入力信号を前記サンプルモードの間はサンプルし、前記アンプモードの間はホールドするサンプルホールド回路と、
前記サンプルホールド回路の出力側に縦続接続され、入力される第１のアナログ信号をデジタル信号に変換して出力する比較器、及び前記デジタル信号を第２のアナログ信号に変換すると共に前記第１及び第２のアナログ信号の差信号を出力する前記増幅回路を含んだデジタルアナログ変換器をそれぞれ有する複数のステージと、
前記複数のステージからそれぞれ出力されるデジタル信号を合成してデジタル出力信号を生成するデジタル補正回路と、
を備えることを特徴とする請求項１５に記載のＡ／Ｄ変換器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−１４７９９２（Ｐ２０１０−１４７９９２Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２５４６６（Ｐ２００８−３２５４６６）
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月２２日（２００８．１２．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]