【課題】抵抗ラダー型電圧発生回路において、抵抗とスイッチの数を増やすことなく、発生する電圧波形の分解能を上げてその電圧波形の傾斜を従来よりも大きくすると共に、ビット数が増大しても、アナログデジタル変換期間の増大を招かないようにする。
【解決手段】抵抗ラダー回路に接続される複数個のスイッチのうち、連続する（ｋ＋１）個のスイッチの中のｋ個を同時オン状態になるよう制御すると共に、前記ｋを時間的に切り替える。これにより、小さな傾斜の電圧波形から大きな傾斜の電圧波形まで傾斜の異なる電圧波形が任意が得られる。また、この電圧発生回路をランプ波発生回路として用いて、ランプ波の傾斜をダイナミックに切り替えれば、イメージセンサの高速化が実現される。 （もっと読む）

【課題】積分回路にＣ−Ｖ特性が非線形であるキャパシタを使用しても、傾きが一定のランプ波を出力することができるランプ波生成回路を提供する。
【解決手段】オペアンプＯＰ２の入出力端子間にＣ−Ｖ特性が非線形である積分用ＭＯＳ容量Ｃ２が接続された積分回路２に対して、電流源部１は、オペアンプＯＰ１が、定電流Ｉ０で充電されるＣ−Ｖ特性が一定の参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆと、積分用ＭＯＳ容量Ｃ２と同じＣ−Ｖ特性を有する較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌとを比較し、その値が一致するよう、ＰＭＯＳトランジスタＰＴ１のゲート電圧を制御して較正用ＭＯＳ容量Ｃｃａｌを充電する電流Ｉの大きさを制御し、同じゲート電圧で制御されるＰＭＯＳトランジスタＰＴ２が、較正用ＭＯＳ容量Ｃｃａｌを充電する電流と同じ大きさの電流Ｉを積分用ＭＯＳ容量Ｃ２への充電電流として出力する。 （もっと読む）

【課題】映像信号電圧とリセット電圧の差分をＡ／Ｄ変換するＡ／Ｄ変換器をバイナリカウンタを用いて構成する。
【解決手段】リセット電圧と第１の参照電圧とを比較し、第１の参照電圧が第１の電圧から変化してリセット電圧と等しくなるまでに費やされる第１の時間を、複数ビットのバイナリカウンタ５１でクロック信号をカウントすることにより計測し、バイナリカウンタ５１の全ビットの信号を反転させた後、映像信号電圧と第２の参照電圧とを比較し、第２の参照電圧が第２の電圧から変化して映像信号電圧と等しくなるまでに費やされた第２の時間を、バイナリカウンタ５１でクロック信号をカウントすることにより計測する。 （もっと読む）

【課題】入力のアナログ電圧範囲を一定のまま、広帯域化とサンプリングレートの高速化が可能なアナログ・ディジタル変換器を提供する。
【解決手段】入力したアナログ電圧と複数（例えば４個）の定電流源から電流スイッチを介して供給した電流によりキャパシタが生成したランプ電圧との比較結果をストップパルス信号ｓｔｏｐとして出力する電圧制御遅延発生器セルＶＣＤＧ＿０〜３を、前記定電流源の個数と同数並列配置し、制御回路ＣＴＬの制御により、ランプ電圧の放電後、まず、各ＶＣＤＧ＿０〜３で異なる個数の電流スイッチをオンし、さらにスタートパルス信号ｓｔａｒｔの立上り時に各ＶＣＤＧ＿０〜３の全電流スイッチをオンし、ランプ電圧を各キャパシタに生成する。各ＶＣＤＧ＿０〜３のストップパルス信号ｓｔｏｐ０〜３の出力遅延時間を時間ディジタル変換器ＴＤＣ＿０〜３でディジタルデータに変換し、エンコーダＥＮＣにて所定のコードに変換する。 （もっと読む）

【課題】センサチップに対して、面積を大幅に増加させることなく、かつ画質を低ノイズに保ったまま、リセットレベル、及びシグナルレベルのサンプリング期間が各々短縮でき、トータルの画素の読み出し期間を短縮でき、高速フレームレートで、且つ光量を正確にＡ／Ｄ変換可能なＣＭＯＳイメージセンサを得る。
【解決手段】アナログ入力信号電圧とランプ波信号電圧とを保持するサンプルホールド部３Ａ１と、該サンプルホールド部３Ａ１からの出力を入力として自身の反転レベルとを比較する比較部３Ａ２とを有し、サンプルホールド部３Ａは、該アナログ入力信号が該サンプリング容量素子の一端に印加されたときに、該サンプリング容量素子の一端の電位レベルが所定電圧に落ち着いて安定するのが促進されるよう、該サンプリング容量素子の一端に安定化促進電圧を印加する。 （もっと読む）

【課題】演算増幅器のオフセット電圧を低減し、かつ容量雑音を低減して小型化可能としたアナログデジタル変換回路及び光結合型絶縁回路を提供する。
【解決手段】アナログ信号を入力し、第１の期間は前記アナログ信号を逆相で出力し、第２の期間は正相で出力する第１のスイッチ回路と、前記アナログ信号をクロスカップルに入力して積分するスイッチトキャパシタ型の第１の積分回路と、前記第１の積分回路の出力及び同相出力電位を出力する第２のスイッチ回路と、前記第２のスイッチ回路の出力をサンプリング及び積分する第２の積分回路と、前記第２の積分回路の出力を１ビット出力する量子化回路と、前記量子化回路の出力をアナログ信号とするデジタルアナログ変換回路と、を備え、前記第１及び第２の積分回路は、前記デジタルアナログ変換回路の出力をそれぞれクロスカップルに入力して積分する。 （もっと読む）

【課題】クロック周波数を上げるもしくは読み出し時間を増加させることなく、高ビット精度のＡＤ変換を実現することが可能なＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】カラム処理回路１５０は、ランプ波形である第１の参照信号Ｖｓｌｏｐ１と入力信号ＶＳＬとを比較し、一致すると出力信号を反転する第１の比較器１５２−１と、第１の参照信号と極性の異なるランプ波形である第２の参照信号Ｖｓｌｏｐ２と入力信号ＶＳＬとを比較し、一致すると出力信号を反転する第２の比較器１５２−２と、第１の比較器１５２−１および第２の比較器１５２−２の比較時間をカウント可能なカウンタ１５３と、を有し、カウンタ１５３は、第１の比較器１５２−１の出力信号と第２の比較器１５２−２の出力信号のいずれかが先に反転するとカウント動作を停止する。 （もっと読む）

【課題】比較回路を増加させることなくアナログ入力電圧レンジを任意の広入力電圧レンジに設定可能な積分型ＡＤ変換回路およびＡＤ変換方法の提供。
【解決手段】第１、第２の基準電圧VREF1、VREF2に基づいて第１、第２の基準参照電圧REF1、REF2と参照電圧COMを発生する参照電圧発生回路11と、アナログ入力電圧AINと前記第１、第２の基準参照電圧REF1、REF2のいずれかを選択する選択回路12と、この回路12の出力を積分する積分回路13と、この回路13の出力と参照電圧COMとを比較する比較回路14と、この回路14の出力を受けてその期待値生成及び照合を行う期待値生成照合回路15と、この回路15の出力を受けて選択回路12を制御する信号及び２回以上のＡＤ変換値を出力するデジタル・コントロール回路16と、この回路16の出力を入力とし、前記２回以上のＡＤ変換値に基づいた演算結果を出力するデジタル演算回路17とを備える。 （もっと読む）

【課題】デジタル値変換誤差を生じさせず正確なＡＤ変換を行うことを可能にした２重積分型アナログデジタルコンバータの提供。
【解決手段】２種の電流値を生成することが可能な定電流源（アンプ１１，トランジスタＭ３，Ｍ４．Ｍ５）と、ダイオード接続されたＮチャネルトランジスタＭ１と、ゲートがＮチャネルトランジスタＭ１のゲートに接続された第２のＮチャネルトランジスタＭ２と、並列に接続されたコンデンサＣ１を有する積分器１２と、図示の如きスイッチＳ１〜４と、オシレータ１４と、オシレータ１４によってカウントアップされるカウンター１６と、スイッチＳ１〜Ｓ４および定電流源が生成する電圧値を２者択一に選択する制御回路１５と、コンパレータ１３と、レジスター１７と、スイッチＳ１の導通後一定時間後にスイッチＳ４を導通させる手段（カウンターまたはコンデンサを用いた遅延回路）とを備える。 （もっと読む）

【課題】
積分回路や発振回路に、時間差なく各信号が入力され、さらには、積分回路や発振回路の補正や校正の自由度を高くする。
【解決手段】
複数のアナログ信号を入力し当該アナログ信号をそれぞれ積分した積分信号をそれぞれ出力する積分回路１１１，１１２と、各積分信号をそれぞれ入力し、積分信号の大きさを所定のしきい値と比較して比較信号をそれぞれ出力する比較回路１２１，１２２と、積分回路のうち少なくとも２つの積分回路の制御端子に接続され、それぞれセットされた時間だけ、他の少なくとも１つの積分回路の積分動作の開始タイミングと異なるタイミングで積分動作を開始させる遅延回路１３１，１３２と、比較信号を入力し、これらの入力信号の入力タイミングを比較し、これらの入力タイミングに応じた比較結果信号を出力する信号処理回路１４とを備える。 （もっと読む）

【課題】アナログディジタル変換の際カラーの特性を考慮する。
【解決手段】Ｎ×Ｍ画素アレイを具備するＣＭＯＳイメージセンサ用Ａ／Ｄ変換装置において、Ｒ、Ｇ、Ｂカラーフィルターが被せられた単位画素からのアナログ出力に基づいて互いに異なる初期電圧レベルからクロックによって互いに異なる減少率で線形的に減少するアナログ比較基準電圧を生成するＲ、Ｇ、ＢのＤ／Ａ変換手段と、画素アレイのカラム別に制御信号に応答してＤ／Ａ変換手段から出力されるアナログ比較基準電圧を選択的に出力するＮ個の選択手段と、そのアナログ比較基準電圧と画素アレイのカラム別に出力されるアナログイメージ信号を比較するＮ個の比較手段とを備えて、カラーフィルターから出力される特定カラーのアナログイメージデータ特性に応じて画素アレイのロー単位にて各単位画素で感知してＡ／Ｄ信号に変換する。 （もっと読む）

【課題】積分器の出力電圧の変動に起因する素子破壊や貫通電流の発生を防止することが可能なアナログデジタル変換回路を提供することである。
【解決手段】本発明にかかるアナログデジタル変換回路は、入力極性切替部１と、入力信号を積分する積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。制御回路４は、積分器２の出力電圧が第１の基準電圧（Ｈｉｇｈ−１）に到達した場合、高電圧側のコンパレータ６の基準電圧を第２の基準電圧（Ｈｉｇｈ−２）に再設定する。また、積分器２の出力電圧が第３の基準電圧（Ｌｏｗ−１）に到達した場合、低電圧側のコンパレータ７の基準電圧を第４の基準電圧（Ｌｏｗ−２）に再設定する。 （もっと読む）

【課題】精度よくアナログデジタル変換することが可能なアナログデジタル変換回路を提供することである。
【解決手段】本発明にかかるアナログデジタル変換回路は、ディザを生成するディザ生成回路１１と、入力信号の極性を切り替える入力極性切替部１と、積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、ウィンドコンパレータ３の比較結果に基づき、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。ディザ生成回路１１は、デジタル信号を読み出す周期がディザの周期の整数倍となるような周期のディザを生成する。更に、ディザの１周期のうちの前半の半周期にカウント値が生成される回数と、後半の半周期にカウント値が生成される回数が異なる回数となるようなディザを生成する。 （もっと読む）

【課題】ＡＤ変換に用いるコンパレータの入力側にサンプリングスイッチを設けた構成を採用しつつ、より高いＡＤ変換精度でデジタル値を得る。
【解決手段】ＡＤ変換器は、コンパレータＣＯＭと、コンパレータＣＯＭの＋入力端子に接続されたサンプリングスイッチＳＷ１とを備える。サンプリングスイッチＳＷ１は、ゲート６０と一方のソース／ドレイン６２との間の容量ＣＰが他方のソース／ドレイン６１よりも小さいＭＯＳトランジスタからなる。サンプリングスイッチＳＷ１の一方のソース／ドレイン６２がコンパレータＣＯＭの＋入力端子に接続される。 （もっと読む）

【課題】計算機出力等のディジタル信号をアナログ信号の一種である電流へ高精度で変換する装置を提供する。
【解決手段】本発明は、SQUID 磁束計、及びその出力に接続したロックインアンプを備える。高周波信号を変調コイルに印加することにより発生した高周波磁束Φに対し、SQUID
磁束計出力電圧Uが周期的に変化する三角パターンを発生させる。変調信号を変調コイル及びロックインアンプに印加することにより変調磁束を発生させて、三角パターンのピーク検出を行ない、かつ、入力コイルにフィードバックすることにより、三角パターンのピークにロックする。ロック時のフィードバック電流を加えたＤ／Ａ 変換器の出力電流或いは出力電圧を、Ｄ／Ａ 変換器の高精度化した出力として取り出す。 （もっと読む）

【課題】簡便な構成で高分解能と高速応答とを両立することの可能なＤ／Ａ変換器を提供する。
【解決手段】入力データに応じたパルス幅を有するパルス信号を生成するパルス信号生成部と、前記パルス信号を積分することで前記入力データに応じたアナログ信号を生成する積分部とを備えるＤ／Ａ変換器において、前記パルス信号生成部は、前記入力データの上位ビットデータをパルス幅変調することで得られる上位ビットパルス信号と、前記入力データの下位ビットデータをデルタシグマ変調することで得られるビット圧縮信号とを時間領域で加算することで前記パルス信号を生成する。 （もっと読む）

【課題】本発明の一実施例では、コンパレータの製造ばらつきによるレベル判定誤差を補正するレベル判定装置の判定方法を提供することを目的とする。
【解決手段】上記課題を解決するため、レベル判定方法は、サンプルホールド回路の出力電圧を基準電圧に向かってあらかじめ決められた変化率で第一時間変化させる出力ステップと、該第一時間を変化させながら、該第一時間経過後の該出力電圧と該基準電圧との比較結果に応じた論理レベルを有する判定信号をコンパレータに出力させ該判定信号の該論理レベルを検出する判定ステップと、該論理レベルが変化した場合に該第一時間を固定する調整ステップと、該サンプルホールド回路に入力信号の電圧をサンプルさせ、該入力信号の電圧と該第一時間経過後の該出力電圧に応じたアナログ信号電圧を出力させ、該コンパレータに該基準電圧と該アナログ信号電圧とを比較させる比較ステップとを有する。 （もっと読む）

【課題】シングルスロープ積分型ＡＤ変換用の参照信号の傾きを高精度に制御できるＤＡ変換装置を用いたＡＤ変換装置、固体撮像装置、半導体装置を提供する。
【解決手段】参照信号を得る第１ＤＡ変換部３０２に対して、第２ＤＡ変換部３０４で得られたＤＡ出力電流Ｉgainに基づいてゲイン制御を加える。電流源セル部３５０内の各電流源セル３５３，３５５は、ＤＡ出力電流Ｉgainに応じたバイアス電圧Ｖbaisでその動作電流が規定される。第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 （もっと読む）

【課題】高速処理に対応可能なアナログデジタル変換器を提供する。
【解決手段】デジタル信号に変換されるアナログ信号の電圧値とランプ波とを比較するコンパレータ４と、コンパレータによる比較処理が完了した時点でのカウント値を計数するカウンタ５と、全てのカウンタ５による比較処理が完了した時点を判定する判定回路９とを備えるアナログデジタル変換器であって、判定回路９によって全てのカウンタ５による比較処理が完了したと判定するとアナログデジタル変換処理を終了する。 （もっと読む）

【課題】雑音特性を向上させるＡ／Ｄ変換器、及びそれを備えた固体撮像装置を提供すること。
【解決手段】第１アナログ信号電圧と第２アナログ信号電圧とを入力とし、該第１アナログ電圧より大きな第１基準電圧から該第１アナログ電圧より小さな電圧まで一定の傾きで降下する第１比較電圧と、該第２アナログ電圧より大きな第２基準電圧から該第２アナログ電圧より小さな電圧まで該第１比較電圧と同じ傾きで降下する第２比較電圧とを参照電圧とするＡ／Ｄ変換器であって、前記第１比較電圧が前記第１基準電圧から前記第１アナログ信号電圧と等電位となるまでに費やした時間を複数回カウントし、この複数回のカウント結果に応じたデジタル値の累積結果を第１結果とし、前記第２比較電圧が前記第２基準電圧から前記第２アナログ信号電圧と等電位となるまでに費やした時間を複数回カウントし、この複数回のカウント結果に応じたデジタル値の累積結果を第２結果とし、前記第１結果及び前記第２結果との差分をデジタル値として出力する。 （もっと読む）