【課題】低照度から高照度までの入力に対してリニアな出力を得ることが可能であるとともに、フォトダイオードの出力電流の温度依存性を補正することができる光センサを実現する。
【解決手段】光センサ（１）において、第１のアナログ−デジタル変換回路（１１）に、第１のフォトダイオード（ＰＤ１）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第１の基準電流源が備えられ、第２のアナログ−デジタル変換回路（１２）に、第２のフォトダイオード（ＰＤ２）の出力電流の温度依存性を補正する温度係数を有する抵抗を備えた第２の基準電流源が備えられ、第１の基準電流源を用いて出力された第１の検出結果（ＡＤＣＯＵＴ１）と、第２の基準電流源を用いて出力された第２の検出結果（ＡＤＣＯＵＴ１）とから、第２のフォトダイオード（１２）による可視波長域の受光強度を検出することによって照度を測定する。 （もっと読む）

【課題】ＡＤ変換器及びそれを用いた電子回路において、回路規模を縮小及び消費電力を低減することを課題の一とする。
【解決手段】参照電圧に応じた第１の周波数を出力する第１の発振器と、入力電圧に応じた第２の周波数を出力する第２の発振器と、第１の周波数を測定する第１のカウンタと、第２の周波数を測定する第２のカウンタと、第１の周波数の測定結果と第２の周波数の測定結果を比較して、入力電圧に応じたデジタル値を出力する比較器とを有するＡＤ変換器である。 （もっと読む）

【課題】より簡単な回路構成で高分解能な変換が実現できるＡＤ変換回路を提供する。
【解決手段】参照信号とアナログ信号とを比較する比較部１０７と、増幅部１０６と、を有し、１段階目のＡＤ変換によってｉ−ｂｉｔ（ｉ≧２の整数）のデジタルコードを得、２段階目のＡＤ変換によってｊ−ｂｉｔ（ｊ≧２の整数）のデジタルコードを得ることで、前記アナログ信号を（ｉ＋ｊ）−ｂｉｔのデジタル信号に変換するＡＤ変換回路であって、該ＡＤ変換回路は、前記１段階目のＡＤ変換において、前記比較部で前記アナログ信号と前記参照信号との比較を行い、前記増幅部は、前記アナログ信号と、前記ｉ−ｂｉｔのデジタルコードに対応するアナログ信号と、の差分を増幅した増幅残差信号を出力し、前記２段階目のＡＤ変換において、前記増幅残差信号を前記参照信号と前記比較部で比較する。 （もっと読む）

【課題】ポテンショメータの抵抗値や電流源による電流が変化した場合でも、製造バラツキや使用環境等の影響を受けないデジタル出力を得ることができるＡＤ変換器を提供する。
【解決手段】被第１積分電圧Ｖｉｎが入力されているときに被第１積分電圧Ｖｉｎと基準電圧Ｖｃｏｍとの差分の電圧を積分する第１積分を行い、第１積分の実行後、被第２積分電圧Ｖｒｅｆが入力されているときに被第２積分電圧Ｖｒｅｆと基準電圧Ｖｃｏｍとの差分の電圧を積分する第２積分を行い、少なくとも第２積分に応じた積分電圧を出力する積分器１２と、第２積分を開始してから積分電圧と基準電圧Ｖｃｏｍとが等しくなるまでの時間を計測して出力するコンパレータ１３及びＬＯＧＩＣ１４と、を備えた２重積分型ＡＤコンバータ１０と、被第１積分電圧Ｖｉｎを変化させるとともに、被第２積分電圧Ｖｒｅｆ及び基準電圧Ｖｃｏｍを変化させる抵抗−電圧変換回路３０と、を備える。 （もっと読む）

【課題】消費電力を低減させる。
【解決手段】時間とともに電圧値が線形に変化するランプ波形の参照電圧と入力電圧とを比較する比較器と、比較器の出力が反転したことをトリガとして動作開始もしくは動作停止し、クロック信号の周期毎に計数する上位ビットカウンタと、位相の異なる複数のクロック信号を用いて比較器の出力が反転したタイミングで位相情報をラッチしその値をデコードすることでクロック信号周期より分解能が高い下位ビットを出力する時間量子化器を有する積分型Ａ／Ｄ変換装置において、照度に応じて分解能を減じることで、位相情報を持つクロック信号を停止させ、消費電流を減らす。本発明は、イメージセンサに適用できる。 （もっと読む）

【課題】誤カウントの発生を抑制することができるAD変換回路および撮像装置を提供する。
【解決手段】上位カウンタ101は、遅延回路から出力される第1の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第1の上位計数値を取得する。第1の上位計数値を構成する各ビットの値が反転された後、上位カウンタ101は、遅延回路から出力される第2の下位位相信号を構成する1つの出力信号をカウントクロックとしてカウントを行い、さらに下位カウンタ103から出力されるカウントクロックに基づいてカウントを行って第2の上位計数値を取得する。また、上位カウンタ101は、カウントクロックの切換えの際に保持している上位計数値を保護するデータ保護機能を有する。 （もっと読む）

【課題】広い範囲のアナログ信号を高精度でデジタル信号に変換するためには前段に可変ゲインアンプが必要であるが、このため高価なアナログ部品が必要であった。本発明は簡単な構成でゲインを可変できるアナログデジタル変換器を提供することを目的にする。
【解決手段】アナログ信号とフィードバック信号の差分信号を積分し、この積分信号をそのレベルに対応するデューティ比を有する信号に変換して、この信号のデューティ比をゲイン設定器で（１／ゲイン）に変換した信号をデューティ／レベル変換してフィードバック信号を生成するようにした。高価なアナログ部品を使用しなくてもよい。 （もっと読む）

【課題】積分器の前段に増幅回路を追加することなく、ダイナミックレンジの広範囲化および高精度化が可能なＡ／Ｄ変換装置を提供する。
【解決手段】積分器１の出力電圧Ｖoutを基準電圧Ｖrefと比較するコンパレータ２と、コンパレータ２の後段に設けられクロックパルスをカウントするカウンタ３と、カウンタ３のカウント値を積分器１の出力電圧Ｖoutの振幅に応じたディジタル値に変換して出力する変換回路４と、積分器１の出力電圧Ｖoutの振幅に応じたディジタル値を出力する比較型Ａ／Ｄ変換器５と、選択回路６と、タイミング制御回路７とを備える。タイミング制御回路７は、積分器１を積分動作させる積分期間の終了直前の所定時までにコンパレータ２の出力Ｖcpが反転しない場合には、比較型Ａ／Ｄ変換器５にＡ／Ｄ変換を行わせてディジタル値を選択回路６から出力させ、反転した場合には、変換回路４から出力されるディジタル値を選択回路６から出力させる。 （もっと読む）

【課題】デジタル処理の負担を少なくする。
【解決手段】出力データの上位側から１ビットずつ特定される対象ビット毎に、対象ビットの重みに応じたパルス幅またはパルス数のパターン信号を発生するパターン発生部と、パターン信号の発生毎に対象ビットの値を判定するための判定値に応じてパターン信号を積分し、パターン信号毎の積分値を累積した参照信号を出力する積分部と、各々のパターン信号の発生が終了する毎に、入力信号と参照信号とを比較する比較部と、各ビットの値を対応するパターン信号の発生が終了した後の比較結果に応じた値とした出力データを出力する出力部と、を備えるＡＤ変換装置を提供する。 （もっと読む）

【課題】より一層の高精度化が可能なＡ／Ｄ変換器を提供する。
【解決手段】制御回路（制御手段）５は、積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われるように入力切替部２を制御する機能を有する。第１の二重積分における第２積分期間に対応したカウント値からなる第１のカウント値と第２の二重積分における第２積分期間に対応したカウント値からなる第２のカウント値とが入力されるディジタル回路７を備える。ディジタル回路７は、第１のカウント値ごとに、第１のカウント値の前後１つずつの第２のカウント値の平均値を第１のカウント値から減算した差分値を求めてディジタル値として出力する機能を有する。 （もっと読む）

【課題】従来の四重積分型Ａ／Ｄ変換器に比べて、精度の低下を防止しつつ単位時間当たりの変換回数を増やすことが可能なＡ／Ｄ変換器を提供する。
【解決手段】積分器１において入力電圧Ｖ_inを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第１の二重積分と第１の基準電圧（グラウンド電圧）Ｖ_AGNDを第１積分期間だけ積分した後に参照電圧Ｖ_REFを第２積分期間だけ積分する第２の二重積分とが選択的に行われる。ディジタル回路７は、第１の二重積分における第２積分期間に対応した第１のカウント値を被減数、第２の二重積分における第２積分期間に対応した第２のカウント値を減数として被減数から減数を減算して得た差分値をディジタル値として出力する機能を有し、差分値を求めるにあたり、第２のカウント値を時系列で入力される２つの第１のカウント値に対する減数として共用する。 （もっと読む）

【課題】両極性の入力電圧を変換可能であり、且つ、ディジタル値として異常値が出力されるのを防止することが可能な二重積分型Ａ／Ｄ変換器を提供する。
【解決手段】両極性の入力電圧を変換可能な二重積分型Ａ／Ｄ変換器であって、入力電圧Ｖ_inを積分する第１積分期間が終了する直前において積分器１の出力電圧Ｖ_outが基準電圧Ｖ_AGNDよりも高い第１の比較基準電圧Ｖ_Hと基準電圧Ｖ_AGNDよりも低い第２の比較基準電圧Ｖ_Lとの範囲Ｖ_H〜Ｖ_L内にあり、且つ、基準電圧Ｖ_AGNDよりも高い第１の参照電圧Ｖ_REF+あるいは基準電圧Ｖ_AGNDよりも低い第２の参照電圧Ｖ_REF-を積分する第２積分期間において一定周期のクロックパルスをカウントし積分器１の出力電圧Ｖ_outが基準電圧Ｖ_AGNDに戻るまでのカウント値をディジタル値として出力するカウンタ４がオーバーフローしたときに、カウンタ４のカウント値をゼロにリセットさせる補正手段８を備えている。 （もっと読む）

【課題】両極性の入力電圧を変換可能であり、且つ、カウンタのカウント値が異常値であるか否かを判定することが可能な二重積分型Ａ／Ｄ変換器を提供する。
【解決手段】第１積分期間の終了時におけるコンパレータ３の出力に基づいて積分器１の出力電圧Ｖ_outの基準電圧Ｖ_AGNDに対する大／小に基づく極性を“Ｈ”／“Ｌ”として判定して出力するとともに極性判定結果に応じて入力切替部２を制御する制御回路（制御部）５と、積分器１の出力電圧Ｖ_outを基準電圧Ｖ_AGNDよりも高い第１の比較基準電圧Ｖ_H、基準電圧Ｖ_AGNDよりも低い第２の比較基準電圧Ｖ_Lそれぞれと比較して各比較結果ごとに大／小に応じて“Ｈ”／“Ｌ”の出力を発生する比較手段７とを備える。ディジタル回路８は、カウンタ４のカウント値が最大値であり、且つ、制御回路５での極性判定結果と比較手段７による両方の比較結果とが異なるときに、カウント値を異常値と判定する異常判定手段を有する。 （もっと読む）

【課題】多チャネル量子化器および量子化の方法を提供する。
【解決手段】１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。ＡＤＣはまた、複数のチャネルに接続され、時間的に変化する基準信号を供給するように構成されたランプ発生器１１６を含む。 （もっと読む）

【課題】ＡＤ変換装置を同一チップ上に搭載した固体撮像装置において、回路規模、消費電力、消費電流、インタフェース用配線数、ノイズなどの問題を解消する。
【解決手段】電圧比較部２５２とカウンタ部２５４とを有するカラムＡＤ回路２５を垂直信号線１９ごとに設ける。電圧比較部２５２は、行制御線１５ごとに垂直信号線１９を経由し入力される画素信号と参照電圧RAMPとを比較し、リセット成分や信号成分の各大きさに対応した時間軸方向に大きさを持つパルス信号を生成する。カウンタ部２５４は、電圧比較部２５２の比較完了までパルス信号の幅をクロックＣＫ０でカウントし、比較完了時点のカウント値を保持する。通信・タイミング制御部２０は、１回目は電圧比較部２５２でリセット成分を比較処理しカウンタ部２５４がダウンカウントする一方、２回目は電圧比較部２５２で信号成分を比較処理しカウンタ部２５４がアップカウントするように制御する。 （もっと読む）

【課題】AD変換の分解能を変更する際に、変更が必要なパルスのみの変更を、より簡単な構成で行うことができるようにする。
【解決手段】AD変換の分解能のモードが９ビットモードである場合には、デコーダ１０２は、Hカウンタ１０４のみを動作させる。AD変換の分解能のモードが１０ビットモードまたは１２ビットモードである場合には、デコーダ１０２は、Hカウンタ１０４のカウント値がレジスタ１０１に記憶されている開始カウント値となったときに、Hカウンタ１０４のカウント動作を停止させるとともに、アイドルカウンタ１０６のカウントを開始させ、アイドルカウンタ１０６のカウント値がレジスタ１０１に記憶されたカウント数となったときにHカウンタ１０４のカウントを再開させる。本発明は、例えば、カラムAD変換方式を採用したイメージセンサに適用できる。 （もっと読む）

【課題】
電流モード入力を有するアナログ−デジタル変換器（ＡＤＣ）を備えた受信器が提供される。
【解決手段】
受信器は、変調された無線信号を復調して電流モードベースバンド信号を生成するように構成されたダウンコンバータ２２８と、該電流モードベースバンド信号をデジタル出力信号に変換するように構成されたアナログ−デジタル変換器（ＡＤＣ）２２４とを有する。ダウンコンバータ２２８は介在フィルタ素子なくＡＤＣ２２４に接続される。 （もっと読む）

【課題】パワーおよびエリア比により良い変換率を有するアナログ／デジタル変換器を提供する。
【解決手段】ハイブリッド・アナログ／デジタル変換器１００は、複数の変換回路１０１ａ〜１０１ｎを含む。それぞれの変換回路は、逐次近似変換の結果として、デジタル信号１０３ａ〜１０３ｎの第１の数のビットを得るために逐次近似変換を実行することによって、さらに、デジタル信号の第２の数のビットを得るために共通可変基準電圧１０５に基づいて傾斜変換をその後に実行することによって、アナログ入力信号１０４ａ〜１０４ｎに基づいてデジタル信号を提供するように構成され、第２の数のビットは、アナログ入力信号および逐次近似変換の結果間の残差に対応する。ハイブリッド・アナログ／デジタル変換器は、複数の変換回路のそれぞれの変換回路に共通可変基準電圧を提供するように構成される共通可変基準電圧プロバイダ１０２をさらに含む。 （もっと読む）

【課題】アナログデジタル変換の分解能を向上させる比較回路及び信号変換装置を提供する。
【解決手段】比較回路２２は、コンパレータ２２ａが、第１の入力端子に接続される第１の電圧源により、第１の入力端子に印加される電圧と、第２の入力端子に入力される入力信号の電圧とを比較する。コンデンサ２２ｂが、第１の入力端子に一方の端子が接続され、第１の電圧源側に他方の端子が接続される。スイッチ２２ｃが、第１の入力端子への基準電圧源２２の接続を選択的に遮断する。スイッチ２２ｄが、コンデンサ２２ｂの他方の端子への第１の電圧源の接続を選択的に遮断する。基準電圧源２２ｆが、コンデンサ２２ｂの他方の端子に接続される。スイッチ２２ｅが、基準電圧源２２ｆによりコンデンサ２２ｂの他方の端子に印加される電圧を選択的に遮断する。 （もっと読む）

【課題】本発明によれば、クロックパルス発生器の周波数が比較的低い場合にも、自身の積分回路のコンデンサの静電容量を、ＩＣに内蔵可能となる程度に小さくすることが可能な二重積分型ＡＤ変換器を実現することができる。
【解決手段】本発明は、測定電圧またはこの測定電圧と逆極性の標準電圧のいずれかを選択し出力するセレクタと、このセレクタの出力を積分する積分回路と、クロックパルスを発生するクロックパルス発生器とを有し、前記積分回路の積分値が予め定められた値となるまでの時間を前記クロックパルスで計測し、計測した時間に基づいてアナログデジタル変換する二重積分型ＡＤ変換器において、前記クロックパルスに基づいてこのクロックパルスよりもパルス幅の小さい微小パルスを生成する微小パルス発生回路と、前記セレクタと前記積分回路との間に設けられ、前記微小パルスを入力し、そのパルス幅に相当する期間においてのみ前記セレクタと前記積分回路とを接続するスイッチと、を備えたことを特徴とする。 （もっと読む）