【課題】本発明によれば、クロックパルス発生器の周波数が比較的低い場合にも、自身の積分回路のコンデンサの静電容量を、ＩＣに内蔵可能となる程度に小さくすることが可能な二重積分型ＡＤ変換器を実現することができる。
【解決手段】本発明は、測定電圧またはこの測定電圧と逆極性の標準電圧のいずれかを選択し出力するセレクタと、このセレクタの出力を積分する積分回路と、クロックパルスを発生するクロックパルス発生器とを有し、前記積分回路の積分値が予め定められた値となるまでの時間を前記クロックパルスで計測し、計測した時間に基づいてアナログデジタル変換する二重積分型ＡＤ変換器において、前記クロックパルスに基づいてこのクロックパルスよりもパルス幅の小さい微小パルスを生成する微小パルス発生回路と、前記セレクタと前記積分回路との間に設けられ、前記微小パルスを入力し、そのパルス幅に相当する期間においてのみ前記セレクタと前記積分回路とを接続するスイッチと、を備えたことを特徴とする。 （もっと読む）

【課題】カウンタをクロックの両エッジでカウント可能とし、かつアップ・ダウンカウント値を保持したまま切り替えることができ、両エッジカウントでもカウント動作のデューティが崩れにくいＡ／Ｄ変換回路、固体撮像素子、およびカメラシステムを提供する。
【解決手段】ＡＤＣ１５Ａは、コンパレータ１５１および非同期カウンタ１５２を用いた積分型Ａ／Ｄ変換回路として構成され、カウンタ１５２は、値を保持したままアップカウントからダウンカウントへ、また、ダウンカウントからアップカウントへ、カウントモードを切り替えられる機能と、入力クロックＣＫの立ち上がり、立ち下りの両エッジでカウントする、入力クロックの倍の周波数でカウントする機能と、コンパレータ１５１の出力の非同期信号により、入力クロックＣＫを非同期でラッチし、そのラッチデータの正転、または反転データをＬＳＢのデータとする機能とを有する。 （もっと読む）

【課題】傾きを段階的に増加したランプ波発生する新しいユニット素子のアプローチを提案する。
【解決手段】ランプ波発生のための方法は、基準電源を提供する段階と、加算増幅器を提供する段階と、前記基準電源と加算増幅器との間に並列に接続されたn個のスイッチトキャパシタ素子を提供する段階と、まず動作状態となった各スイッチトキャパシタ素子に電荷を充電し、次に繰り返し処理におけるタイムスロットの固定整数回の各回ごとに前記動作状態となったスイッチトキャパシタ素子の電荷総量を測定するため所定の数のスイッチトキャパシタ素子を選択的に動作させる段階とを具備しており、前記所定の数は、0からｎの範囲となっている。 （もっと読む）

【課題】性能のトレードオフが少なく、クロック周波数をあげずに分解能を向上させることが可能な積分型Ａ／Ｄ変換器、積分型Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供する。
【解決手段】時間とともに電圧値が線形に変化するランプ波形の参照電圧と入力電圧とを比較する比較器１１と、比較器１１の出力信号ＶＣＯが反転したことをトリガとして動作開始または動作停止し、クロック信号ＣＬＫの周期ごとに計数して上位ビットを出力する上位ビットカウンタ１２と、比較器１１の出力信号を遅延させた複数の信号に応じたクロック信号ＣＫの位相情報をラッチし、そのラッチした値をデコードすることでクロック周期より分解能が高い下位ビットを出力する時間量子化器１３とを有する。 （もっと読む）

【課題】ビットの非整合性を防止でき、ひいては誤カウントの発生を防止することが可能なＡ／Ｄ変換器、Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供することにある。
【解決手段】複数のカラム処理部３００の各々は、時間とともに電圧値が線形に変化するランプ波形の参照電圧と入力電圧とを比較する複数の比較器３１０と、比較器の出力信号が反転したことをトリガとして反転した比較器の出力信号に応答してコードカウンタ２００で生成された複数ビットを下位ビットとしてそれぞれラッチする下位ビットラッチ部３２０と、下位ビットラッチ部の最上位のラッチデータをキャリーとして順次にカウントする上位ビットカウンタ部３３０と、最上位側下位ビットラッチ部の出力と上位ビットカウンタの最下位側上位ビットカウンタとの間におけるビット非整合性を防止するビット非整合性防止部３４０と、を含む。 （もっと読む）

【課題】
電源変動などに起因して出力アナログ信号に変動成分が発生してＤＡＣの変換精度が低下することを抑制する。
【解決手段】
デジタルアナログ変換器は，複数ビットのデジタル信号を変調してデジタル値に対応するパルス密度を有するパルス信号に変換する変調器と，パルス信号を第１のクロック信号に基づいてＲＺ変換して第１のＲＺパルス信号を生成する第１のＲＺ変換回路と，第１のＲＺパルス信号を積分して第１のアナログ信号を出力する第１の積分回路と，パルス信号の第１のレベルを規定数有する第１レベル信号を第１のクロック信号に基づいてＲＺ変換して第２のＲＺパルス信号を生成する第２のＲＺ変換回路と，第２のＲＺパルス信号を積分して第２のアナログ信号を出力する第２の積分回路と，第２のアナログ信号が所定の基準レベルに近づくように第１のクロック信号のデューティ比を制御するクロックデューティ制御回路とを有する。 （もっと読む）

【課題】本発明は、内部に小規模の回路を追加し、この回路を利用して、自身が備えるＤＡＣのリニアリティエラーを測定することのできるＡＤ変換回路を実現することを目的とする。
【解決手段】本発明は、外部から入力したアナログ信号から、自身のレジスタのデジタルコードに応じたアナログ信号を出力するＤＡコンバータの出力を、減算して出力する減算器と、この減算器の出力値の正負に応じて、それぞれ１または０のデータを出力するコンパレータと、このコンパレータの出力に応じて、デジタルコードを前記ＤＡコンバータへ出力するとともに、前記デジタルコードを外部に出力する逐次比較レジスタロジック部と、を備えたＡＤ変換回路において、前記減算器の出力を積分し前記コンパレータに出力する積分器と、前記コンパレータの出力に基づいて前記ＤＡコンバータの微分非直線誤差を検出するとともに、前記ＤＡコンバータにデジタルコードを出力するＤＮＬ測定部と、を備えたことを特徴とする。 （もっと読む）

【課題】ＡＤ変換に伴うノイズを低減すると共に、ＡＤ変換時間の短縮を可能とする信号処理方法及び固体撮像装置を提供する。
【解決手段】画素の黒レベルのアナログ信号を読み出す第１ＡＤ変換期間に、前記黒レベルのアナログ信号をＭ回繰り返し読み出して、分周切替回路６８が、Ｍ回繰り返し読み出された前記黒レベルのアナログ信号に応じた各パルス列のパルス数を１／Ｍに分周し、カウンタ回路７０が、１／Ｍに分周された各パルス列のパルス数をカウントする。その後、前記画素の信号レベルのアナログ信号を読み出す第２ＡＤ変換期間に、前記信号レベルの前記アナログ信号を、Ｎ回繰り返し読み出して、分周切替回路６８が、Ｎ回繰り返し読み出された前記信号レベルのアナログ信号に応じた各パルス列のパルス数を１／Ｎに分周し、カウンタ回路７０が、１／Ｎに分周された各パルス列のパルス数をカウントする。前記Ｍ及び前記Ｎは、Ｎ≦Ｍの関係を満たす。 （もっと読む）

【課題】電圧以外の入力信号を電圧に変換した上でＡ／Ｄ変換することができるＡ／Ｄ変換器を提供する。
【解決手段】制御回路８は、初期化したコンデンサＣＧをオペアンプ９の入出力端子間に接続するとともにスイッチＳ１２を開いた状態で信号電荷Ｓinを入力してコンデンサＣＧの電荷設定を行う。これにより、オペアンプ９から信号電荷Ｓinに応じた変換電圧が出力される。その後、コンデンサＣＦ、ＣＳ１０、ＣＳ１１に変換電圧に応じた電荷を設定し、コンデンサＣＦをオペアンプの入出力端子間に接続した状態でＡ／Ｄ変換回路７の変換結果に応じてコンデンサＣＳ１０、ＣＳ１１の非共通側電極を複数の基準電圧線の何れかに接続することにより各コンデンサ間で電荷再分配を行い、その後必要回数だけオペアンプ９から出力される残余電圧に応じた電荷設定と初期化それに続く電荷再分配を行う。 （もっと読む）

【課題】分解能の高いＡＤ変換を行うことができるＡＤ変換器を提供する。
【解決手段】ＡＤ変換器においては、ＡＤ変換の要求を受け付けると、１回目の積分値を得るための変数ｉの値を１と設定する（Ｓ１１）。次に、１回目の積分値を得るための入力を積分する入力積分時間ｔ_１を導出する（Ｓ１２）。そして、入力積分時間ｔを用いてＡＤサンプリングを行なう（Ｓ１３）。Ｎ回のサンプリングを行った後（Ｓ１４において、ＹＥＳ）、Ｎ回のＡＤサンプリングにおける積分値の出力を平均する。そして、平均した値を、デジタルデータとして出力する（Ｓ１６）。 （もっと読む）

【課題】２重積分AD変換回路において、積分器の非反転入力端子に近い電圧をAD変換する場合、変換結果が不安定である。
【解決手段】アナログ入力電圧に所定の演算を行ってAD変換を行いその結果に更に所定の演算を行うことにより、積分器の非反転入力端子に近い電圧を直接変換することを回避する。比較電圧を変化させることで、不安定な領域での変換を回避するようにしてもよい。 （もっと読む）

【課題】伝送される信号の論理を保ち、かつ、デューティ崩れの蓄積、加算を解消することが可能な信号伝送回路、カラムＡ／Ｄ変換器、固体撮像素子およびカメラシステムを提供する。
【解決手段】主信号が伝送される主伝送ライン１１と、主伝送ライン１１に縦続接続されるように配置され、伝搬される信号の反転機能を有する複数のリピータ１３−１〜１３−ｘと、各リピータの出力側の主伝送ラインから分岐するように接続された副伝送ライン１４−１〜１４−ｘと、各副伝送ラインに接続され、信号が供給される下位回路１６−１〜１６−ｘと、を有し、副伝送ラインが、主信号の反転論理の信号がリピータから供給される副伝送ラインである場合には、その副伝送ラインに反転回路１５が配置されている。 （もっと読む）

【課題】デューティ比が５０％より大きい場合も小さい場合も両方を一つの素子で対応が可能であり、素子数を削減できるだけではなく、スイッチング回数を削減することが可能で、消費電流を削減することができるデューティ補正回路、ＤＬＬ回路、カラムＡ／Ｄ変換器、固体撮像素子、およびカメラシステムを提供する。
【解決手段】デューティ補正回路１０は、第１入力および第２入力を有するＣ素子１１と、Ｃ素子１１の第２入力に接続されたインバータ１２と、を有し、Ｃ素子１１は、入力が両方とも論理“１”になると出力が論理“１”になり、入力が両方とも論理“０”になると出力が論理“０”になり、その他の状態では出力は前の状態を保持し、Ｃ素子１１の第１入力およびインバータ１２にそれぞれ互いに位相差がほぼ半周期の相補クロックが入力される。 （もっと読む）

【課題】入力信号の大きさが温度に応じて変化する場合であっても、入力信号を精度良く量子化できる信号処理回路を提供する。
【解決手段】信号処理回路は、温度に応じて大きさが変化する入力信号を、設定される電圧範囲内で量子化してデジタル信号へと変換するＡＤコンバータと、温度に応じて入力信号が大きくなると電圧範囲が広くなり、温度に応じて入力信号が小さくなると電圧範囲が狭くなるように、電圧範囲を設定する設定回路と、を備える。 （もっと読む）

【課題】高分解能のＡＤ変換結果を短時間で得ることを可能とするΔΣＡＤ変換器を実現する。
【解決手段】アナログ入力信号とフィードバック回路のＤＡ変換器の出力信号との差を積分する積分器と、この積分器の積分結果を入力するコンパレータと、このコンパレータの出力をカウントしたデジタル出力信号を前記ＤＡ変換器に入力するカウンタとを具備するΔΣＡＤ変換器において、
前記フィードバック回路に設けた多ビットＤＡ変換器と、この多ビットＤＡ変換器の多ビット入力をコントロールし、逐次比較型ＡＤ変換器またはΔΣＡＤ変換器として動作させる制御ロジックとを備え、
前記制御ロジックは、前記多ビット入力の上位所定ビットを逐次比較型ＡＤ変換動作で決定し、下位所定ビットをΔΣＡＤ変換動作により決定することを特徴とするΔΣＡＤ変換器。
を備える。 （もっと読む）

【課題】改善されたサンプリング回路とアナログ信号のサンプリング方法を提供する。
【解決手段】制御信号発生器４を備え、サンプリング段階で制御信号発生器４からのサンプリング信号に応じてスイッチ２により積分器３へのアナログ入力信号を制御して、積分器３で積分する電荷サンプリング（ＣＳ）回路１であり、アナログ入力信号の電流を積分して積分電荷を生成し、サンプリング段階の終わりに比例電圧または電流サンプルを信号出力に生成する。 （もっと読む）

【課題】シングルスロープ型Ａ／Ｄ変換回路にて、回路規模の増大を抑制しながら、変換時間を短縮する。
【解決手段】傾き調整回路１０は、固定の傾きで電圧レベルが上昇または下降するランプ波電圧を受け、そのランプ波電圧の傾きを調整して出力する。コンパレータＣＰは、デジタル値に変換すべきアナログ電圧と、傾き調整回路１０から入力されるランプ波電圧とを比較する。デジタル処理回路２０は、コンパレータＣＰの出力が反転したタイミングに応じて、アナログ電圧に対応するデジタル値を決定する。 （もっと読む）

【課題】Ａ／Ｄ変換時間をより短くする。
【解決手段】Ａ／Ｄコンバータ２０は、Ａ／Ｄ変換対象である第１の信号電圧の１つ前の第２の信号電圧を保持する保持回路２３と、第１の信号電圧から第２の信号電圧を減算して得られる差分に基準電圧を加算する演算回路２１と、第１の信号電圧が第２の信号電圧より高いか否かを判定する判定回路２２と、第１の信号電圧が第２の信号電圧より高い場合に基準電圧を初期値として上昇し、第１の信号電圧が第２の信号電圧より低い場合に基準電圧を初期値として下降する比較電圧を生成する生成回路２７と、演算回路２１による演算値と比較電圧とを比較するコンパレータ２４と、コンパレータ２４による比較結果が一致するまでの期間をデジタル値に変換する変換回路３１とを含む。 （もっと読む）

【課題】画期的に小面積化が可能なディスプレイパネルの駆動装置および方法を提供する。
【解決手段】本発明のディスプレイパネルの駆動装置は、時変信号を生成する時変信号生成部と、パルス信号を生成する共通パルス信号生成部と、前記時変信号、前記パルス信号、およびビデオデータが入力され、該当ビデオデータに対応する階調電圧を選択する選択部と、選択部の出力をバッファリングして伝達するバッファ部と、を備え、前記選択部と前記バッファ部は、複数のチャネル内に各々備えられ、前記時変信号と前記パルス信号は、各チャネルの前記選択部に共通に入力されることを特徴とする。 （もっと読む）

【課題】より高精度にAD変換する。
【解決手段】ランプ部19は、時間の経過とともに増加または減少する参照信号を生成する。比較部108は、アナログ信号の入力に係るタイミングでアナログ信号と参照信号の比較処理を開始し、参照信号がアナログ信号に対して所定の条件を満たしたタイミングで比較処理を終了する。VCO101は、複数の同一構成の遅延ユニットを有し、比較処理の開始に係るタイミングで遷移動作を開始する。カウント部103は、VCO101からのクロックをカウントする。下位ラッチ部105は、比較処理の終了に係る第１のタイミングで、複数の遅延ユニットの論理状態である下位論理状態をラッチする。上位ラッチ部107は、上記第１のタイミングで、カウント部103の論理状態である上位論理状態をラッチする。演算部117は、下位ラッチ部105および上位ラッチ部107のデータに基づいてデジタル信号を算出する。 （もっと読む）