【課題】デルタ−シグマＡＤＣの内部ＡＤＣの非線形性を検出及び補正する。
【解決手段】デルタ−シグマＡＤＣ内の内部ＡＤＣは、固有のデルタ−シグマＡＤＣ回路を含む。一態様では、一定のＤＣ値が入力信号として与えられる。一定のＤＣ値及びフィードバック信号の和が積分される。その後、積分された和を含むデジタル近似値が生成される。フィードバック信号が生成され、積分された和のランピングを可能にする。 （もっと読む）

【課題】入力される矩形波信号を遅延させた矩形波信号を生成する遅延回路において、入力される周波数が異なる場合においてもその調整を不要とし、しかも外部制御を不要とすること。
【解決手段】第１矩形波信号を入力し、この第１矩形波信号を遅延した第２矩形波信号を生成して出力する遅延回路であって、第１矩形波信号の立ち上がりタイミング又は立ち下がりタイミングで極小値又は極大値となる三角波信号を生成する三角波生成回路と、三角波信号の直流電圧成分を除去する直流電圧成分除去手段と、三角波信号を入力して第２矩形波信号を生成するインバータ回路を有する矩形波生成回路とを備え、矩形波生成回路は、三角波信号の極小値と極大値との中心がインバータ回路の閾値となるバイアス電圧を三角波信号に印加して、インバータ回路に入力するバイアス回路を有する。 （もっと読む）

【課題】処理時間を短縮し、コストを低減することを課題とする。
【解決手段】アナログ信号をデジタル信号に変換するＡ／Ｄ変換手段（１５０）を有する同一半導体基板上に形成された信号処理装置であって、Ａ／Ｄ変換手段により変換された複数のデジタル信号を基に演算を行う演算手段（１５３，１５４）と、Ａ／Ｄ変換手段により変換されたデジタル信号又は演算手段により演算された結果を選択して、信号処理装置外部に出力する選択手段（１５５）とを有することを特徴とする信号処理装置が提供される。 （もっと読む）

【課題】Ａ／Ｄ変換器のサンプリング周波数を高速化することなく、高周波ノイズが入力した場合の誤動作を簡易的に防止することができるデータ処理装置を提供する。
【解決手段】Ａ／Ｄ変換器からのサンプリング値Ｓｎを記憶した後、ピーク値Ｓｐと比較し、ピーク値Ｓｐより大きいとき、ピーク値Ｓｐを更新する。一方、サンプリング値Ｓｎがピーク値Ｓｐより小さい場合、サンプリング値Ｓｎがオフセット値（0Ｖ）より小さく、ピーク値Ｓｐが0.1Ｖより大きいとき、ピーク値Ｓｐのサンプリング値Ｓｎを記憶しているメモリの記憶領域にフラグをセットし、一定期間内のフラグの数が４より大きいと判定した場合、高周波ノイズが含まれていると判断し、データ処理部での判定を禁止する。 （もっと読む）

【課題】高精度であると共に連続時間型のアナログ積分器を使用するデルタシグマ変換器に生じる入力周波数に関連した誤差を除去する。
【解決手段】
印加されたアナログ入力信号をそのデジタル表現に変換する方法において、入力信号の粗デジタル近似の前インスタンスをアナログフィードバック信号に変換して、入力信号間との差分を形成して積分して、この差分を入力信号からＤＣフィードフォワード電圧で調節して粗の複合信号を生成し、この複合信号を入力電圧の粗デジタル近似の次インスタンスに変換するとともに、この次インスタンスの入力信号の粗近似した前インスタンスとしてさらに次の新しいインスタンスで使用されるべく提供し、インスタンスに対応して、積分済みの差分を粗デジタル近似よりも増大した分解能を表す密デジタル値の次インスタンスに変換する。
（もっと読む）

【課題】コンパクトな構成でキャリア周波数成分を十分に除去する。
【解決手段】第１信号（Ｓ１）とフィードバック信号（Ｓ２）を比較する電圧比較器（１１）およびフィードバック信号（Ｓ２）を出力する電圧フィードバック回路（１２）を含むＡＤコンバータ（１）と、フィードバック信号（Ｓ２）を入力とする１入力Ｎ出力のデマルチプレクサ（２）と、デマルチプレクサ（２）のＮ個の出力信号を積分するＮ個の積分器（３）と、Ｎ個の積分器（３）の出力信号をそれぞれ入力とするＮ入力１出力のマルチプレクサ（４）と、アナログ信号Ａｉとマルチプレクサ（４）の出力信号の差分を出力する減算器（５）と、減算器（５）の出力信号を増幅し第１信号（Ｓ１）とする増幅器（６）と、マルチプレクサ（２）の入力切替およびデマルチプレクサ（４）の出力切替をキャリア波に同期して循環的に行わせる切替制御回路（７）とを具備する。 （もっと読む）

【課題】積分器の積分精度及びΔΣ変調回路の変調精度を向上させ、ΔΣ変調型ＡＤコンバータにおける歪率劣化を抑制する。
【解決手段】第１〜第４スイッチを有するスイッチドキャパシタを用いて構成される積分器の前記第２及び第３スイッチと、前記第１及び第４スイッチとを相補的にオンオフするスイッチ制御回路であって、前記第１及び第４スイッチをオフ、前記第２及び第３スイッチをオンにする際には、前記第４スイッチをオフにする前に、前記第２スイッチをオンにする。 （もっと読む）

【課題】電源や積分器などの回路構成部材による分解能の制限を改善するＰＷＭＡＤ変換器を提供する。
【解決手段】本発明のＰＷＭＡＤ変換器は、公知のＰＷＭＡＤ変換器において、Ｖｃｏｍを被測定電圧の基準電圧とするために、被測定電圧の入力部に備えた、利得が０より大きい増幅器と、コンパレータの出力信号に同期してＶｃｏｍを変動させるコモン変動回路とを備えて成り、また、前記コモン変動回路は、所定の抵抗比を成す複数の抵抗を備えて成り、Ｖｃｏｍの変動範囲となる所定電位を抵抗分割してＶｃｏｍを生成すると共に、抵抗比からＶｃｏｍの変動量を設定することから、ＰＷＭＡＤ変換器の持つ分解能を損なうことなく電源電圧の低電圧化を可能とし、また、電源電圧をそのままに更に分解能を上げることを可能とする。 （もっと読む）

【課題】参照信号とアナログ信号とを比較する比較時間をカウントすることでＡＤ変換を行なうＡＤ変換装置において、参照信号線に載る雑音の問題を軽減する。
【解決手段】参照信号生成部２７で生成された参照信号RAMPを受け、所定数の電圧比較部２５２の参照信号入力段に供給するバッファ回路２８０を複数設けることで、１つの参照信号線２５１を介して供給される参照信号RAMPを、各ブロックBK_k用の参照信号出力線_kを介して参照信号RAMP_kに分離して供給する。あるブロックに属する電圧比較部２５２の参照信号入力段に雑音成分が発生しても、分離された方のブロックに属する電圧比較部２５２の参照信号入力段には、その雑音成分が伝達されない。 （もっと読む）

【課題】ノイズを低減し、且つ波形の歪みの少ないランプ波を生成する。
【解決手段】波形を生成する波形発生器であって、所定の期間、信号値が線形に変化するランプ波を生成するランプ波形生成部と、パルス幅が所定の期間と略等しい、方形波を生成する方形波生成部と、ランプ波において信号値が変化し始めるタイミングと、方形波の前縁のタイミングとを略一致させて、ランプ波と方形波とを加算する波形加算部と、波形加算部が出力する波形から、所定の周波数帯域の成分を除去するローパスフィルタとを備える波形発生器を提供する。 （もっと読む）

【課題】 周囲温度変化のある環境下にて高い演算精度の再現性を維持する、Ａ／Ｄコンバータを備えた伝送器を実現する。
【解決手段】 第１の基準電圧で給電されるセンサ手段と、このセンサ手段からの入力信号を積分する積分器と、この積分器の出力電圧で作動するコンパレータと、このコンパレータ出力で制御されると共に第２の基準電圧で給電されて前記積分器の電荷を放電する帰還回路とよりなるＡ／Ｄコンバータを備える伝送器において、前記第１の基準電圧及び前記第２の基準電圧を、共通電源から供給することを特徴とする。 （もっと読む）

【課題】 被検査素子に組み込まれているＡＤコンバータのミッシングコードの有無を、微分非直線性誤差（以下、ＤＮＬと略す）を用いて検査する際に、取り込むディジタルデータ量と検査時間を増加させることなく、よりミッシングコードの誤判定の少ない検査を行う。
【解決手段】 被検査素子に検査用ランプ波を複数回入力し、この被検査素子が返すデータから各コードの出現個数をカウントし、これを入力回数で平均した値から各コードの絶対値付きＤＮＬを求めると同時に、個別のランプ波からそれぞれ各コードの絶対値付きＤＮＬを求めたうえでこれらの最小値を選び、各コードの絶対値付きＤＮＬとする。次に、この２通りの方法で求めた各コードの絶対値付きＤＮＬをそれぞれ比較し、小さい方の値をそのコードの絶対値付きＤＮＬとする。 （もっと読む）

自動利得制御デバイス（１１０）は、ＡＤＣ（１０８）の現在出力を受信し、現在出力を以前の出力と比較して、ピーク値を生成するように構成されたピーク検出器（２０２）を含む。自動利得制御デバイス（１１０）はまた、ＡＤＣへの入力が、ＡＤＣのダイナミックレンジを超える場合には許容範囲外信号を受信するように構成された許容範囲外インジケータ（２０４）を含む。許容範囲外インジケータ（２０４）は、許容範囲外信号を受信する場合、ピーク値を増加させる。エラー検出器（２０６）は、許容範囲外インジケータ（２０４）およびピーク検出器（２０２）に結合し、また、許容範囲外インジケータ（２０４）の出力と事前選択された目標値との差であるエラーレベルを生成する。事前選択された目標値は、ＡＤＣ（１０８）のダイナミックレンジを超える干渉信号を減衰させるが、通信信号の減衰を最小にするように選択される。
（もっと読む）

正確で低ノイズな条件的リセットを行う、アナログ／デジタルシステム中の積分回路は、測定期間中に何回か積分回路の出力をアナログ／デジタル変換器を用いてサンプリングし、サンプルイベント中に積分回路に対する入力を遮断し、所定のレベルに達した積分回路出力に応答してリセット信号を生成し、かつサンプルイベント中に積分回路の帰還コンデンサを積分回路の増幅回路から遮断するとともに、該帰還コンデンサを基準源に接続することによって該帰還コンデンサをリセットする。
（もっと読む）

【課題】 本発明の課題は、精度の高い鋸歯状波を生成することができるＡＤ変換装置を得ることである。
【解決手段】 鋸歯状波を生成する鋸歯状波生成回路２と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較するアナログ比較器３と、アナログ比較器３からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測するカウンタ５と、カウンタ値をラッチして積分演算する積分回路１１と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路１３と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段１８とを備え、アナログ比較器３からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行っており、カウンタにおいてパラレルデータを加算し、ＰＷＭ信号生成回路１３におけるＰＷＭ信号の生成において、多相クロックを用いてパラレルシリアル変換を行っている。 （もっと読む）

【課題】２倍アンプ等の能動回路を減らして、低消費電力化、小型化且つＩＣ化が容易である巡回型ＡＤ変換装置およびそれに使用する積分器を提供する。
【解決手段】オペアンプ１１１、その入出力間に接続された第１積分コンデンサＣ１、スイッチＳ３およびＳ４を介してオペアンプ１１１の出力端子と接地間又は入力端子と接地間に接続される第２積分コンデンサＣ２を含む積分器１１を使用して、アナログ入力信号のサンプル／ホールドおよび比較結果の差信号の２倍に対応する信号を得る。これにより、従来使用していた能動デバイスである２倍アンプを、積分コンデンサおよびスイッチに置換して低消費電力化すると共にＩＣ化を容易にする。 （もっと読む）

【課題】 Ａ／Ｄ変換の変換速度を低下させることなくＡ／Ｄ変換の分解能及び精度を向上させることができるＡ／Ｄ変換方法を提供する。
【解決手段】 出力検出回路１１は、第１の変換特性に基づいて出力電圧の出力電圧検出信号Ｖｄを、電圧レベルＶｄＬと動作電圧の略中間電圧レベルの範囲において、出力電圧検出信号Ｖｄの上昇に比例して上昇する出力検出信号Ｖｄ１に変換する。出力検出回路１２は、第２の変換特性に基づいて出力電圧検出信号Ｖｄを、動作電圧の略中間電圧レベルと最大電圧レベルＶｄＨの範囲において、出力電圧検出信号Ｖｄの上昇に反比例して減少する出力検出信号Ｖｄ２に変換する。コンパレータ２１，２２は夫々基準三角波Ｖ２と出力検出信号Ｖｄ１，Ｖｄ２を比較してパルス信号Ｓ２１，Ｓ２２を出力し、パルス幅カウンタ３１，３２は夫々パルス信号Ｓ３１，３２をカウントしてカウント値Ｓ３１，Ｓ３２を出力してＡ／Ｄ変換を行う。 （もっと読む）

【課題】従来のＰＷＭ方式では入力信号の前後のデータの増減を考慮していなかったため、入力信号の変化に対して発生するノイズ成分を制御することができなかった。
【解決手段】ＰＷＭ変換で出力するパルスの制御において、入力信号の前後のデータから値の増減に応じたパルスの位置を計算し、求めたパルスの位置に応じてパルスを生成して出力を行う。これにより、出力するパルスが入力信号の変化に対して忠実になり、音質の向上と入力信号に対する高調波などのノイズ成分の低減が可能となる。 （もっと読む）

【課題】 量子化ノイズの低減やダイナミックレンジの拡大を簡単な回路構成で実現できるＡ／Ｄ変換器、このＡ／Ｄ変換器を集積化した固体撮像装置を提供する。
【解決手段】 一定のインクリメント電圧を階段状に逐次上昇するアナログ積分器２３と；このアナログ積分器２３の出力を一方の端子（−）に、アナログ信号ｘを他方の端子（＋）に入力し、アナログ信号ｘがアナログ積分器２３の出力より大きければ、ハイレベルｗ＝１のデジタル信号を出力し、小さければロウレベルｗ＝−１の信号を出力する比較器２４と；この比較器２４の出力をデジタル領域で積分する初段デジタル積分器２５と；この初段デジタル積分器２５の出力をデジタル領域で積分する２段目デジタル積分器２６とを備える。 （もっと読む）

【課題】参照信号と処理対象信号とを比較し、比較処理に要した時間をカウンタでカウントすることでＡＤ変換を行なう場合において、参照信号を全比較器に正確かつ高速に伝達できるようにする。
【解決手段】バッファアンプ２４０として差動増幅器を用いて、このバッファアンプ２４０を電圧比較部２１４の入力側に配する。参照信号生成部２７からバッファアンプ２４０まで参照信号を差動信号ＲＡＭＰ＋，−で伝達し、そのバッファアンプ２４０でシングルモードの参照信号ＲＡＭＰｓを生成する。この後、バッファアンプ２４０から電圧比較部２１４にシングルモードの参照信号ＲＡＭＰｓを伝達する。 （もっと読む）