【課題】雑音特性を向上させるＡ／Ｄ変換器、及びそれを備えた固体撮像装置を提供すること。
【解決手段】第１アナログ信号電圧と第２アナログ信号電圧とを入力とし、該第１アナログ電圧より大きな第１基準電圧から該第１アナログ電圧より小さな電圧まで一定の傾きで降下する第１比較電圧と、該第２アナログ電圧より大きな第２基準電圧から該第２アナログ電圧より小さな電圧まで該第１比較電圧と同じ傾きで降下する第２比較電圧とを参照電圧とするＡ／Ｄ変換器であって、前記第１比較電圧が前記第１基準電圧から前記第１アナログ信号電圧と等電位となるまでに費やした時間を複数回カウントし、この複数回のカウント結果に応じたデジタル値の累積結果を第１結果とし、前記第２比較電圧が前記第２基準電圧から前記第２アナログ信号電圧と等電位となるまでに費やした時間を複数回カウントし、この複数回のカウント結果に応じたデジタル値の累積結果を第２結果とし、前記第１結果及び前記第２結果との差分をデジタル値として出力する。 （もっと読む）

【課題】高ダイナミックレンジ化が可能な、非常に高分解能なＣＭＯＳイメージセンサ用の列ＡＤ変換回路を実現する。
【解決手段】列ＡＤ変換回路は、デジタル信号の下位ビットを変換する下位ＡＤ変換回路１０７と、ＤＣオフセット電圧を与える電圧シフト回路２と、出力信号電圧のオフセット後の電圧が下位ＡＤ変換回路の入力レンジに入るか否かを判定する判定手段３と、電圧シフト回路を制御してデジタル信号の上位ビットの複数の値にそれぞれ対応する電圧値にＤＣオフセット電圧を調整するとともに当該上位ビットの値と判定手段の判定結果との関係に応じて上位ビットの値を決定する制御手段４とを有し、下位ＡＤ変換回路は、出力信号電圧のオフセット後の電圧をＡＤ変換することで下位ビットの値を出力し、メモリ１０８は当該下位ビットの値とともに決定された上位ビットの値を保持する。 （もっと読む）

【課題】信号の相加平均の精度を向上させる。
【解決手段】アナログ信号処理回路は、第１の信号線ＮＳＩＧ１と、第２の信号線ＮＳＩＧ２と、第１の電極が第１の信号線に接続され、第２の電極が第１のノードＮＢ１に接続された第１のコンデンサＣＡＰ２１と、第３の電極が第２の信号線に接続され、第４の電極が第２のノードＮＢ２に接続された第２のコンデンサＣＡＰ２２と、第１の入力電極が第１のノードに接続され、第１の出力電極が第３のノードＮＣ１に接続され、第１の負帰還スイッチＳ３１を有する第１の反転増幅器ＩＮＶ１と、第２の入力電極が第２のノードに接続され、第２の出力電極が第４のノードＮＣ２に接続され、第２の負帰還スイッチＳ３２を有する第２の反転増幅器ＩＮＶ２と、第１及び第２のノードを開放又は短絡する第１の平均化スイッチＳＢと、第３及び第４のノードを開放又は短絡する第２の平均化スイッチＳＣとを具備する。 （もっと読む）

【課題】参照信号におけるランプ波形のアナログ特性を改善するデジタル−アナログ変換回路、固体撮像素子及び撮像装置を提供する。
【解決手段】参照信号生成回路４は第１Ｄ／Ａ変換部４１と、第２Ｄ／Ａ変換部４２と、ゲイン調整電流源４３と、制御回路４４を有する。制御回路４４は、ランプ信号の初期電圧を生成する第１Ｄ／Ａ変換部４１の電流源構成を第２Ｄ／Ａ変換部４２に入力される制御信号Ｄｇａｉｎに応じて制御する。 （もっと読む）

【課題】簡単な回路構成で、簡単な演算処理機能を備え、低ノイズの高ゲインアンプと広い測定レンジとの両方の機能を同時に合わせ持ったＡＤ変換装置を提供すること。
【解決手段】入力信号に対してリファレンス信号を正転又は反転して加算して加算入力信号を生成し、加算入力信号を差動入力端子に入力して差動増幅してアナログ出力信号を生成し、該生成されたアナログ出力信号の大きさを判定し、アナログ出力信号の判定結果に基づいてリファレンス信号を正転又は反転させると共に、アナログ出力信号の判定結果に基づいて計数処理を実行してデジタル信号を出力する。 （もっと読む）

【課題】アナログ／デジタル変換器のビット数を、複雑さ又は処理時間を過度に増加させずに増加させることを目的とする。
【解決手段】アナログ信号をn ビットのデジタルデータに変換するアナログ／デジタル変換方法において、前記アナログ信号の振幅を、フルスケールアナログ信号の振幅を2^k（k; nより小さい整数）で除算した閾値と比較する比較ステップと、前記アナログ信号をn-k ビットにアナログ／デジタル変換を行い、前記比較ステップの結果が前記アナログ信号の振幅が前記閾値より大きいことを示す場合、n ビットのデジタルデータのMSB 側のn-k ビットを得て、前記比較ステップの結果が前記アナログ信号の振幅が前記閾値以下であることを示す場合、前記n ビットのデジタルデータのLSB 側のn-k ビットを得るステップとを備える。 （もっと読む）

【課題】ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置を提供する。
【解決手段】負のディジタル帰還ループは送信に先立ってアナログ送信信号から直流オフセットエラーを取り除くために使用される。ディジタル帰還ループは、ディジタル直流オフセット補正回路と、加算器とを含む。アナログーディジタル変換器は関連する再構成フィルタ(reconstruction filter)の出力に配置される。アナログ送信信号はディジタル化され、濾波され、オフセット補正信号を発生するために補正回路によってディジタル処理される。オフセット補正信号は、ディジタルアナログ変換に先立って入力ディジタルーべ一スバンド信号に加えられ、これによって望ましくない直流オフセットエラーを送信信号から取り除く。 （もっと読む）

【課題】ＡＤＣ回路を有した半導体装置を低コストで試験可能な、半導体試験モジュールを提供する。
【解決手段】アナログ入力信号を生成し、ＡＤＣ回路５ａを具備した測定対象の半導体装置５に入力するアナログ入力信号生成部２と、ＡＤＣ回路５ａの変換結果を格納する変換結果格納部３と、変換結果からＡＤＣ回路５ａの良否判定を行う判定部４とを、半導体装置５とともに、外部のテスタ１１と接続した試験ボード１０上に搭載する。 （もっと読む）

【課題】ラッチ回路のレイアウトサイズを小さくし、カラムＡＤＣ回路のレイアウトサイズを小さくする。
【解決手段】カラムＡＤＣ回路は、画素アレイの各列に対応して設けられ、垂直走査回路により選択された行の画素信号を読み出し、読み出した画素信号を上位ブロック及び下位ブロックの２つのブロックに分けて順次にＡＤ変換する。そして、カラムＡＤＣ回路のラッチ回路４０を、上位ブロックと下位ブロックとのうちビット数が大きい方のブロックのデジタルデータが格納可能な記憶容量のラッチ回路で構成する。 （もっと読む）

【課題】小さい複雑度の技術回路を有するレシオメトリックデジタル／アナログ変換を可能にするデジタル／アナログ変換器回路レイアウトを提供する。
【解決手段】本発明は、レシオメトリックデジタル／アナログ変換器（ＤＡＣ）を有するデジタル／アナログ変換器回路レイアウトに関する。この回路レイアウトは、入力されるデジタルデータ（ｎＤ）を制御可能な方法で変換器出力電圧（Ｖｏｕｔ）ヘ変換し、１つだけの基準電圧（Ｖｒｅｆ）、基準電流としての１つだけの調節可能電流（Ｉｒｅｆ）、及び１つだけの調節可能インピーダンス値（Ｃｒｅｆ）を有するように構成され、デジタル／アナログ変換器（ＤＡＣ）の制御される発振器（ＶＣＯ）は、調節可能インピーダンス値（Ｃｒｅｆ）と調節可能電流（Ｉｒｅｆ）との間の商によって基準電圧（Ｖｒｅｆ）を増倍し、増倍結果をデジタル／アナログ変換器（ＤＡＣ）のパルス幅変調モジュール（ＰＷＭ）へ印加する回路コンポーネントを有するように構成される。 （もっと読む）

【課題】高い分解能で高速のＡ／Ｄ変換器を提供することを目的とする。
【解決手段】アナログ入力信号ainと比較用の信号rampとを比較した結果を出力するコンパレータ２と、基準クロックclkにより、予め設定された基準時からコンパレータの出力信号compが変わるタイミングまでの時間幅を測定する時間幅測定手段１５と、コンパレータ２の出力信号を基準クロックの１周期より短い時間遅らせた遅延コンパレータ出力信号を出力する遅延手段ＤＢと、遅延コンパレータ出力信号に基づき、時間幅測定手段により測定された測定時間幅と真の時間幅との誤差を求める誤差算出手段２１と、を備え、測定時間幅と誤差とに基づきディジタル出力信号を得る。 （もっと読む）

【課題】基準電圧源を用いることなく、較正信号を入力することにより従来技術に比較してきわめて簡単にかつ安定してクロックスキュー量を測定することができるサンプルホールド回路及びそれを用いたＡ／Ｄ変換装置を提供する。
【解決手段】サンプルホールド回路１Ａは、サンプリングキャパシタＣｓ及びサンプルホールド増幅器１０を備え、スイッチトキャパシタを用いて入力信号Ｖｉｎをサンプルホールドする。加算回路は、サンプリングクロック信号に基づいてサンプリングクロック信号と同一の周波数及び所定の勾配を有するように発生されたランプ較正信号Ｖｃａｌを、サンプリングキャパシタＣｓの容量よりも小さい容量を有する較正用キャパシタＣｃａｌを介してサンプルホールド増幅器１０に入力することにより、入力信号Ｖｉｎとランプ較正信号Ｖｃａｌを加算する。さらに、サンプルホールド回路１Ａを用いてＡ／Ｄ変換装置を構成する。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換回路は、分解能が増加するにつれ参照信号のステップ数を増大させる必要があるため、変換速度が遅くなってしまう。
【解決手段】コンパレータＣＰは、デジタル信号に変換すべきアナログ信号に対応する電圧を受ける第１入力端子と、電圧レベルが順次上昇または下降する第１参照電圧を受ける第２入力端子を有し、第１入力端子の電圧と第２入力端子の電圧とを比較する。容量Ｃは、出力側端子がコンパレータＣＰの第１入力端子に直列に接続され、入力側端子がアナログ信号Ｖｉｎを受ける。容量Ｃによりサンプリングされたアナログ信号Ｖｉｎに対応する電圧が第１入力端子に現れたのち、容量Ｃの入力側端子に、電圧レベルが順次上昇または下降する第２参照電圧が入力される。 （もっと読む）

【課題】単一勾配のアナログ・ディジタル変換器（ＡＤＣ）を動作させるための方法が提供される。
【解決手段】該方法は、少なくとも１つの電圧ランプ・セグメントを提供するためにランプ発生器を提供する段階と、デルタ・シグマ変調された電圧ランプを発生するよう電圧ランプ発生器にデルタ・シグマ変調を適用する段階と、電圧ランプ発生器と同期してディジタル・カウンタを動作させる段階と、デルタ・シグマ変調された電圧ランプを入力電圧と比較する段階と、比較器の出力に応答してディジタル・カウンタからのカウントをラッチする段階と、を含む。 （もっと読む）

【課題】ＡＤ変換に必要なクロック数を減らしＡＤ変換に要する時間を短縮する。
【解決手段】上位ビット参照信号のコースＤＡＣの電圧波形として２のＫ乗の階段波形を発生する。コンパレータ１はオートゼロ時の垂直信号線レベルとコースＤＡＣとの比較を行いアップダウンカウンタ１１７は上位ビットをアップカウントし、コースＤＡＣの電位が垂直信号線よりも低くなるとカウントを停止し、コンパレータ出力をもとにＴｒ２１をオフにして、Ｃｐ２５にファインＤＡＣとコースＤＡＣの電位差Ｖｏｆを保持する。次に、ファインＤＡＣを２のＬ乗の段階的に変化させコンパレータとの比較を行い、ファインＤＡＣの間、アップダウンカウンタ１１７が上位ビットカウントの停止値を起点としたダウンカウントを行う。この結果、ＡＤ変換器の分解能Ｊビットとしたときの１回のＡＤ変換に要する時間は、２のＫ乗＋２のＬ乗回の電圧比較（Ｊ＝Ｋ＋Ｌ）で得られる。 （もっと読む）

【課題】 特性のバラツキに起因する変換精度の低下防止と回路規模の増大防止の両方を効果的に実現できるサブレンジング方式のＡ／Ｄ変換回路及び固体撮像装置を提供する。
【解決手段】 直列接続された容量素子Ｃ１〜Ｃ３と、容量素子Ｃ１の出力値と閾値電圧値Ｖｔｈを比較する電圧比較回路ＣＭＰと、容量素子Ｃ１とＣ２間のノードに被変換アナログ電圧信号Ｖｐｉｘを入力する第１入力回路と、容量素子Ｃ２とＣ３間のノードに、上位ビットの値を求める第１変換処理の実行期間中に、電圧値が単調変化する第１参照電圧を入力する第２入力回路と、容量素子Ｃ３の入力端に、第１変換処理終了後に未変換ビットの値を求める第２変換処理の実行期間中に、電圧値が単調変化する第２参照電圧を入力する第３入力回路と、第１変換処理における電圧比較回路ＣＭＰの出力変化時に、容量素子Ｃ３に第１参照電圧を保持する制御信号Ｖｃｔｌを生成する制御回路１２を備える。 （もっと読む）

【課題】より高い精度をもって出力信号を出力することのできるコンパレータ装置を提供する。
【解決手段】更新回路部４０は、最初の比較実行期間の終了時まで判定信号Ｖｐの電圧レベルとして基準信号Ｖｒｅｆの電圧レベルを設定する。また、更新回路部４０は、出力信号Ｖｏｕｔの電圧レベルの立ち上がりの変化時における積分信号Ｖｐの電圧レベルが、基準信号Ｖｒｅｆの電圧レベルを上回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその上回った分だけ低く補正された電圧レベルを採用する一方、基準信号Ｖｒｅｆの電圧レベルを下回る場合、補正済みの判定信号Ｖｒの電圧レベルとして、当該比較実行期間中の判定信号Ｖｒの電圧レベルがその下回った分だけ高く補正された電圧レベルを採用する。 （もっと読む）

【課題】各列のランプ信号の遅延量の相違により出力画像にシェーディングが現れることを抑制する。
【解決手段】画素部１０は、Ｎ行×Ｍ列に配列された複数の画素１１を備え、各列に対応するＭ本の列信号線Ｌ２に画素信号を出力する。ラッチ回路８１は、ランプ信号の電圧レベルが画素信号の電圧レベルに到達するまでのカウンタ７０によるカウント値を所定ビットのデジタルの画素信号としてラッチする。制御部３００は、所定ビットの画素信号が入力され、ランプ信号線Ｌ１の配線長に起因する各コンパレータ５０に入力されるランプ信号の遅延量の相違に基づく各列のＡ／Ｄ変換後の画素信号のばらつきを低減する補正処理を行う。 （もっと読む）

【課題】電圧−周波数変換方式のＡ−Ｄ変換装置の精度を向上する。
【解決手段】２つの等価な鋸波発生回路１８Ａおよび１８Ｂと、その２つの鋸波発生回路１８Ａおよび１８Ｂを交互に切り替えるスイッチ回路１９と、を含む電圧制御型発振器２４を有する、電圧−周波数変換回路を備える。好ましくは、第１の周期の周期信号を出力する第１の電圧制御型発振器と、第１の周期と異なり、かつ第１の周期と一定の比を保つ第２の周期の周期信号を出力する第２の電圧制御型発振器とを備え、サンプリング周期内に含まれる第１の周期信号の波数に基づいて、入力であるアナログ信号に対応するディジタル信号の上位ビットを算出し、サンプリング信号の活性化時点から第１および第２の周期信号の位相が一致する時点までの間に含まれる周期信号の波数に基づいて、デジタル信号の下位ビットを算出する。 （もっと読む）

【課題】カウンタをクロックの両エッジでカウント可能とし、かつアップ・ダウンカウント値を保持したまま切り替えることができ、両エッジカウントでもカウント動作のデューティが崩れにくいＡ／Ｄ変換回路、固体撮像素子、およびカメラシステムを提供する。
【解決手段】ＡＤＣ１５Ａは、コンパレータ１５１および非同期カウンタ１５２を用いた積分型Ａ／Ｄ変換回路として構成され、カウンタ１５２は、値を保持したままアップカウントからダウンカウントへ、また、ダウンカウントからアップカウントへ、カウントモードを切り替えられる機能と、入力クロックＣＫの立ち上がり、立ち下りの両エッジでカウントする、入力クロックの倍の周波数でカウントする機能と、コンパレータ１５１の出力の非同期信号により、入力クロックＣＫを非同期でラッチし、そのラッチデータの正転、または反転データをＬＳＢのデータとする機能とを有する。 （もっと読む）