【課題】ＡＤレンジ外れを伴うことなく、高精度でダイナミックレンジの拡張を図ることが可能で、変換処理の高速化を図ることが可能なＡＤ変換装置、ＡＤ変換方法、固体撮像素子、およびカメラシステムを提供する。
【解決手段】画素部１１０から行単位でデータの読み出しを行うＡＤＣ群１５０と、を有し、ＡＤＣ群１５０は、ＤＡＣ１６０により生成される参照電圧を階段状に変化させた参照電圧Ｖｓｌｏｐと、行線毎に画素から垂直信号線を経由し得られるアナログ信号Ｖｓｌとを比較する比較器１５１と、比較時間をカウントするカウンタを含み、比較器１５１の出力をモニタし、モニタ結果に応じたＤＣ電圧を発生し、発生したＤＣ電圧と入力アナログ信号とをアナログ加算し、その加算信号を比較器１５１のアナログ信号の入力端子に供給する制御部１５２と、を含むＡＤＣ２００が複数列配列されている。 （もっと読む）

【課題】各種センサ、差動増幅器およびＡＤ変換器等を含むセンサモジュールにおいて、センサの後段に設けられる差動増幅器やＡＤ変換器等の信号処理部における出力変動に起因するゆらぎ成分を除去し、より高精度な検知出力信号を得ることができるセンサモジュールおよびセンサモジュールの検知出力信号の補正方法を提供する。
【解決手段】センサ素子から出力される検知信号および電圧レベルが一定の基準電圧を選択的に増幅器に入力し、これらの増幅信号がＡＤ変換器によりＡＤ変換データとして順次出力される。基準電圧に対応するＡＤ変換データの所定数の平均値を算出し、基準電圧に対応するＡＤ変換データの１つから該平均値を減算することに補正値を求める。センサより出力される検知信号に対応するＡＤ変換データの各々から該補正値を減算することにより補正データを得る。 （もっと読む）

【課題】ＡＤ変換に必要なクロック数を減らしＡＤ変換に要する時間を短縮する。
【解決手段】上位ビット参照信号のコースＤＡＣの電圧波形として２のＫ乗の階段波形を発生する。コンパレータ１はオートゼロ時の垂直信号線レベルとコースＤＡＣとの比較を行いアップダウンカウンタ１１７は上位ビットをアップカウントし、コースＤＡＣの電位が垂直信号線よりも低くなるとカウントを停止し、コンパレータ出力をもとにＴｒ２１をオフにして、Ｃｐ２５にファインＤＡＣとコースＤＡＣの電位差Ｖｏｆを保持する。次に、ファインＤＡＣを２のＬ乗の段階的に変化させコンパレータとの比較を行い、ファインＤＡＣの間、アップダウンカウンタ１１７が上位ビットカウントの停止値を起点としたダウンカウントを行う。この結果、ＡＤ変換器の分解能Ｊビットとしたときの１回のＡＤ変換に要する時間は、２のＫ乗＋２のＬ乗回の電圧比較（Ｊ＝Ｋ＋Ｌ）で得られる。 （もっと読む）

【課題】 回路構成を単純化する。
【解決手段】 ４段に直列接続された比較演算回路ＣＰ１〜ＣＰ４は、いずれも、与えられた入力電圧を、参照電圧Ｒ１〜Ｒ４と順番に比較する機能を有し、両者の大小関係が変化した時点で与えられていた参照電圧が、Ｒ１ならビット００、Ｒ２ならビット０１、Ｒ３ならビット１０、Ｒ４ならビット１１を出力する。変換対象となるアナログ信号の電圧は、第１段目の比較演算回路ＣＰ１の入力電圧として与えられる。各比較演算回路において、大小関係が変化した時点で与えられていた参照電圧と入力電圧との差電圧ｅを４倍した電圧４・ｅが、次段の比較演算回路の入力電圧として与えられるようにし、４段の比較演算回路ＣＰ１〜ＣＰ４で順次カスケード演算を行う。偶数段目の比較演算回路ＣＰ２，ＣＰ４から出力されたビットを反転した上で、各ビット列を変換後のデジタル値を示す８ビットの値として出力する。 （もっと読む）

【課題】様々な周波数帯域の入力信号に対応できるＡ／Ｄ変換回路、電子機器の提供。
【解決手段】Ａ／Ｄ変換回路は、入力信号ＶＩＮのフィルタ処理を行う連続時間型フィルタ３０と、連続時間型フィルタ３０の後段側に設けられ、入力信号ＶＩＮの周波数帯域に応じてカットオフ周波数が可変に設定され、連続時間型フィルタ３０を前置フィルタとしてフィルタ処理を行うＳＣＦ４０と、ＳＣＦ４０の後段側に設けられ、連続時間型フィルタ３０及びＳＣＦ４０を前置フィルタとしてＡ／Ｄ変換を行うＡ／Ｄ変換器５０と、Ａ／Ｄ変換器５０の後段側に設けられ、入力信号ＶＩＮの周波数帯域に応じてカットオフ周波数が可変に設定され、連続時間型フィルタ３０及びＳＣＦ４０を前置フィルタとしてデジタルフィルタ処理を行うデジタルフィルタ１００を含む。 （もっと読む）

【課題】ＡＤ変換の高精度化と、非同期のアップダウンカウンタについて、ＡＤ変換周波数を律速することなく、動的なアップダウンの切り替えとが可能な固体撮像装置を提供する。
【解決手段】本発明の固体撮像装置は、動作モードとして、アップカウント動作するアップカウントモードと、ダウンカウント動作するダウンカウントモードと、前記非同期カウンタ内部に保持しているカウント値を保持したままアップカウントまたはダウンカウントを示す動作設定を切り替えるための保持モードとを有する非同期カウンタを備える。 （もっと読む）

【課題】センサからの出力をデジタル値に変換した信号を処理する装置における処理負荷の増大を抑制するとともに、オフセットの調整を精度良く行う。
【解決手段】測定対象となる物理量に応じたアナログ信号を出力するブリッジ回路からの信号をデルタシグマ変調し、量子化信号を出力するデルタシグマ変調回路と、ブリッジ回路の一方の端子に第１レベルの電圧が印加され、他方の端子に第１レベルと異なる第２レベルの電圧が印加される第１状態と、一方の端子に第２レベルの電圧が印加され、他方の端子に第１レベルの電圧が印加される第２状態とを切り替える切り替え回路と、ブリッジ回路が第１状態になると、所定期間、量子化信号が一方の論理レベルとなる割合に基づいて、物理量に応じたデジタル信号となるカウント値を増加させ、ブリッジ回路が第２状態になると、カウント値を減少させるアップダウンカウンタと、を備えることとする。 （もっと読む）

【課題】 出力信号を切り換えるスイッチと、出力信号を受ける外部の負荷容量により、出力信号の信号帯域が制限を受けていた。
【解決手段】 クロックに同期した第１のアナログ信号を出力する第１のアナログ信号出力部１０と、クロックに同期しない第２のアナログ信号を出力する第２のアナログ信号出力部１２と、入力される信号に所定の演算を実行して出力する演算回路２と、演算回路２に対する入力を第１のアナログ信号または第２のアナログ信号に変更すると共に、その変更に同期して演算回路２の機能を変更する制御回路１４を有する信号処理システム。
（もっと読む）

【課題】電力消費量の少ないサンプル・ホールド回路を提供する。
【解決手段】アナログ信号をサンプル・ホールドするサンプル・ホールド回路２１の増幅器２４に、電流制御回路２６（２７）を接続し、アナログ信号をＡＤ変換したディジタル信号の値に応じて可変定電流回路２５を制御し、増幅器２４に流れる動作電流を変化させる。ディジタル信号の値が大きいときには動作電流を増加させ、ディジタル信号の値が小さいときには動作電流を減少させると、ディジタル信号が小さいときに流れる無駄な動作電流を少なくすることができる。 （もっと読む）

【課題】Ａ／Ｄ変換の実行中は他の処理が実行できず、変換が終了するまで待たなくてはならない。処理が複雑になる割り込みを追加せずに、Ａ／Ｄ変換処理中に他の処理を実行できるＡ／Ｄ変換手段を備えた電子制御装置を提供する。
【解決手段】本発明の電子制御装置は、制御に必要なデータを検出する検出手段と、検出手段で検出されたアナログ値のデータをデジタル値に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換結果を所定のレジスタに格納する変換結果格納手段と、メインプログラムを実行する演算処理手段とを備える。演算処理手段は、Ａ／Ｄ変換開始手段を確立して、検出データのＡ／Ｄ変換開始をＡ／Ｄ変換手段に指示する。Ａ／Ｄ変換開始の指示後、所定時間Ｔａの経過まではＡ／Ｄ変換終了を待たずに他の処理を実行する。所定時間Ｔａの経過後、Ａ／Ｄ変換結果読み出し手段を確立して、Ａ／Ｄ変換結果をレジスタから読み出す。 （もっと読む）

【課題】擬似マルチプルサンプリング方法を用いたアナログ‐デジタル変換方法及びアナログ‐デジタルコンバータ、並びにイメージセンシング方法を提供する。
【解決手段】本発明のアナログ‐デジタル変換方法は、アナログ信号を所定の量子化レベルで定義された所定のビット数を有するデジタル値に変換する方法であって、所定のビット数の所定の量子化レベルを含む多数の低解像度サンプリング値を得るために、所定のビット数によって定義された解像度より低い解像度でアナログ信号を反復的にサンプリングする段階と、所定のビット数を有するデジタル値を得るために、多数の低解像度サンプリング値を合算する段階と、を有する。 （もっと読む）

【課題】Ａ／Ｄ変換器の数を最小にしつつ、レジスタ資源を削減して、正弦波駆動モータの３相のうちの２相分のＡ／Ｄ変換時間でモータ電流の検出を可能とするＡ／Ｄ変換装置を提供する。
【解決手段】複数の入力チャネルから一つのアナログ入力チャネルを選択する選択手段と、選択手段により選択された入力チャネルからのアナログ信号をデジタル信号に変換するＡ／Ｄ変換器と、連続変換の開始チャネルを示す開始チャネル番号を保持する開始レジスタと、連続変換の終了チャネルを示す終了チャネル番号を保持する終了レジスタと、連続変換の対象から除く入力チャネルを示す禁止情報を保持する禁止情報保持手段と、開始チャネル番号から終了チャネル番号まで、禁止情報保持手段が保持する禁止情報が示す入力チャネルを除いたチャネル番号順に、チャネル番号に対応する入力チャネルを選択手段に選択させる制御手段とを備えることを特徴とする。 （もっと読む）

本発明は、高解像度の静電容量−時間変換回路に関するものであり、ＭＥＭＳセンサの静電容量の変化量に対応する位相差を有する２つの感知信号を生成する静電容量差感知部と、前記２つの感知信号を分周して前記位相差を増幅する静電容量差増幅部と、前記増幅された位相差に対応するパルス幅を有する時間信号を生成する時間信号生成部とを含むことにより、微小な静電容量差でも正確に感知することができるだけでなく、超小型及び低電力の回路でも安定して使用することができる。
（もっと読む）

【課題】一部のアナログ入力信号を高速で計測する場合において、高速なＡ／Ｄ変換回路を採用することなく、簡易な構成によって必要なサンプリング速度を達成することのできるアナログ／ディジタル変換方法および装置を提供する。
【解決手段】複数のアナログ入力信号４をアナログマルチプレクサ７の切替え制御により順次選択し、アナログ／ディジタル変換を行ってサンプリング値列を得るアナログ／ディジタル変換方法において、アナログマルチプレクサ７の切替え制御が一巡して全てのアナログ入力信号が選択される期間内に一部の特定のアナログ入力信号については複数回選択し、それぞれアナログ／ディジタル変換を行ってサンプリング値列に加える方法とする。 （もっと読む）

【課題】アナログセンサとしての実用精度を維持しつつ、データ送受信量を削減することができるデータ送受信装置を提供することを目的とする。
【解決手段】アナログ信号を入力するアナログ信号入力部と、前記アナログ信号を所定のサンプリング周期でサンプリングし、時系列ディジタルデータに変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段により変換された前記時系列ディジタルデータの中から変化が一定でない部分の時系列ディジタルデータを送信するデータ送信手段とを備えることを特徴とする。 （もっと読む）

【課題】スイッチト・キャパシタ回路では、ＭＯＳスイッチがオンしているとき、熱雑音が発生する。
【解決手段】オペアンプＯＰ３は、入力信号を受ける第１入力端子と、参照電圧を受ける第２入力端子と、出力端子とを有する。スイッチＳＷ１は、容量Ｃ１と並列に設けられ、オペアンプＯＰ３の第１入力端子と出力端子とを短絡させる。スイッチＳＷ４、ＳＷ５は、容量Ｃ１の出力側端子を、オペアンプＯＰ３の出力端子または所定の電圧源に選択的に接続する。 （もっと読む）

【課題】カラムＡＤ変換方式の固体撮像装置において、高速ＤＡＣを用いずに、ビット数増加に簡単に対応し、消費電力面も有利に展開する。
【解決手段】比較器３２により画素アレイ部１０の選択行列毎の各画素における画素信号電圧Ｖｘを時間変化する参照電圧Ｖｒと比較し、アップダウンカウンタ３３は比較器出力反転時のカウント値をＡＤ変換結果とする。参照電圧を生成して各比較器に供給する参照電圧供給回路６０は、直流電源６１と容量素子６２とからなり容量素子に対する充電速度が可変に構成されている。列走査回路４０がＡＤ変換器３１を列走査してＡＤ変換結果を順次出力するが、その出力レベルを検出する画素信号検出部７０と、検出した明るさ情報Ｓａに基づいて容量素子６２に対する充電速度を制御する参照電圧制御部８０を備える。 （もっと読む）

【課題】ポリシリコン薄膜トランジスターにふさわしいＡ／Ｄ変換回路を提供する。
【解決手段】アクティブマトリクス基板１０１上に薄膜ポリシリコンを能動層に用いたト
ランジスターを備えた電子回路であって、測定量を電流量に変換するセンサー１と、前記
電流量に応じた電圧に変換する電流電圧変換回路（コンデンサー１２、コンデンサー１４
、トランジスター１１、トランジスター１５）と、変換された電圧を検出し、所定の信号
を出力する電圧検出回路（コンパレーター回路３）とを備え、前記電圧検出回路は、複数
のＣＭＯＳクロックド・インバーター（クロックド・インバーター３７０、３８０）で構
成され、前記ＣＭＯＳクロックド・インバーターを構成するＮチャネル型トランジスター
のチャネル幅とＰチャネル型トランジスターのチャネル幅の比が異なる。 （もっと読む）

【課題】低消費電力でレイアウト面積の小さいＡＤ変換器。
【解決手段】アナログ信号の上限電圧と下限電圧と、クロック信号に基づき下限電圧−ΔＶから上限電圧＋ΔＶの間をｎ＋ｋビットで量子化した参照電圧と、クロック信号をカウントするカウント値と、第１の端子の電圧と第２の端子の電圧を比較した比較結果信号を出力する比較回路と、比較回路の動作電圧を決める基準電圧と、第２の端子と比較回路出力の間に接続された切替素子と、２^i-1×Ｃの容量に設定されたｍ個の容量素子と、アナログ信号または下限電圧または上限電圧を切り替えるｍ個の切替回路と、Ｃの容量の第２の容量素子と、アナログ信号又は下限電圧または参照電圧を切り替える第２の切替回路と、ｍ＋ｎ＋１ビットのラッチ回路と、比較結果信号とカウント値と接続され、比較結果信号に基づきｍ個の切替回路を制御し、ｍビットの比較結果信号とｎ＋１ビットのカウント値をラッチ回路に書き込む。 （もっと読む）

【課題】複数の検出対象のそれぞれで検出されて次々と出力されてくる各アナログ検出値がその後の制御に有効に利用されるよう、これら各アナログ検出値を合理的にデジタル値に変換できるようにする。
【解決手段】ＡＤ変換装置は、複数の検出対象７〜９（１０）のそれぞれで検出されて次々と出力されてくるアナログ検出値Ａ１〜Ａ４を入力して、経時的に繰り返される各サンプリング周期Ｓ毎にそれぞれ各アナログ検出値Ａ１〜Ａ４を、順次、デジタル値Ｄ１〜Ｄ４に変換する。各検出対象７〜９（１０）のうち、一部の検出対象８，９（１０）からのアナログ検出値Ａ１，Ａ２を各サンプリング周期Ｓのそれぞれにおいて連続的にデジタル値Ｄ１，Ｄ２に変換し、他部の検出対象７（１０）からのアナログ検出値Ａ３，Ａ４を１つ置きなどのサンプリング周期Ｓにおいて不連続にデジタル値Ｄ３，Ｄ４に変換する。 （もっと読む）