【課題】低消費電力でレイアウト面積の小さいＡＤ変換器。
【解決手段】アナログ信号の上限電圧と下限電圧と、クロック信号に基づき下限電圧から
上限電圧の間をｎビットで量子化した参照電圧と、クロック信号をカウントするカウント
値と、第１の端子の電圧と第２の端子の電圧を比較した比較結果信号を出力する比較回路
と、比較回路の動作電圧を決める基準電圧と、第２の端子と比較回路出力の間に接続され
た切替素子と、２^i-1×Ｃの容量に設定されたｍ個の容量素子と、アナログ信号または下
限電圧または上限電圧を切り替えるｍ個の切替回路と、Ｃの容量の第２の容量素子と、ア
ナログ信号または下限電圧または参照電圧を切り替える第２の切替回路と、ｍ＋ｎビット
のラッチ回路と、比較結果信号とカウント値と接続され、比較結果信号に基づきｍ個の切
替回路を制御し、ｍビットの比較結果信号とｎビットのカウント値をラッチ回路に書き込
む制御回路と、を含む。 （もっと読む）

【課題】ＤＡコンバータの分解能をＡＤコンバータの分解能よりも低くし、ブリッジ型センサーのオフセットに対してＡＤコンバータの出力を精度よく調整する。
【解決手段】ブリッジ型センサーの出力電圧が印加される差動増幅回路と、前記差動増幅回路の出力電圧を第１デジタル信号に変換するＡＤコンバータと、前記ブリッジ型センサーのオフセットに応じて発生する前記第１デジタル信号を調整するための第２デジタル信号を保持する保持回路と、前記第１デジタル信号及び前記第２デジタル信号を加算する演算回路と、前記ブリッジ型センサーのオフセットに応じて発生する前記差動増幅回路の出力電圧を調整するための第３デジタル信号をアナログ電圧に変換する、前記ＡＤコンバータの分解能より低い分解能のＤＡコンバータと、を有する。 （もっと読む）

【課題】参照信号比較型ＡＤ変換方式を採用する固体撮像装置において、消費電力の低減が可能な仕組みを実現する。
【解決手段】高速クロックＣＫ１で動作する下位Ｍビットのカウンタ部と高速クロックＣＫ１を２＾Ｍ分周した低速クロックＣＫ２で動作する上位“Ｎ−Ｍ”ビットのカウンタ部に分け、下位Ｍビットと上位“Ｎ−Ｍ”ビットの各カウンタ部を選択的に動作させる。カウント動作有効期間ＴENに関する高速クロックＣＫ１でのカウント値に対する、低速クロックＣＫ２でカウントされた上位“Ｎ−Ｍ”ビットのデータＨの過不足分を、高速クロックＣＫ１でカウントされた下位ＭビットのデータＬで修正する。不足時にはカウント値Ｈにカウント値Ｌを加算する修正を行ない、超過時にはカウント値Ｈからカウント値Ｌを減算する修正を行なう。上位ビットカウンタ部でのカウント値Ｈと下位ビットカウンタ部でのカウント値Ｌとを繋ぎＮビットデジタルデータにする。 （もっと読む）

【課題】本発明は、不均一なＡＤＣ分解能を有するデータ読み出しシステム及び関連の方法を提供する。
【解決手段】
不均一な分解能を有するデータ読み出しシステムは、光ディスクに記憶されたデータを読み出してアナログ信号を生成するピックアップヘッドと、隣接する２つの基準電圧レベルがすべて同一ではないような複数の基準電圧レベルを生成する基準電圧ユニットと、複数の基準電圧レベルをアナログ入力信号と比較して比較結果を生成する複数のコンパレータと、比較結果をデジタル信号に符号化するエンコーダーとを含む。 （もっと読む）

【課題】ノイズが少なく回路規模が小さい冗長ビット付きＤＡ変換器。
【解決手段】第１の入力端子と第２の入力端子を有し、第１の入力端子に印加された電圧＋ΔＶと第２の入力端子に印加された電圧−ΔＶとの間をｎ＋１／２^qビット（ｎは３以上の自然数、ｑはｎ−２以下の自然数）に量子化した参照電圧を出力する冗長ビット付きデジタル−アナログ変換器を、ｋ個（ｋ＝２^(q+1)＋２）の抵抗素子で構成されたｑ＋１＋１／２^qビットの抵抗ストリング型ＤＡ変換器と、ｎ−ｑ−１ビットのバイナリ制御型デジタル−アナログ変換器と、ｋ個のｋ／２入力の論理回路を含むデコーダと、から構成する。 （もっと読む）

【課題】スイッチのオン抵抗の影響を低減できるＤ／Ａ変換器及び撮像システムを提供する。
【解決手段】本発明の第１側面に係るＤ／Ａ変換器は、１つの単位回路の出力端子に次段の単位回路の入力端子が接続されるように複数の単位回路が接続され、前記複数の単位回路のそれぞれは、一端が入力端子に接続されたＲ抵抗部と、一端が前記Ｒ抵抗部の他端に接続され、他端が出力端子に接続された補正用素子と、第１端子及び第２端子を有し、前記第１端子が前記出力端子に接続された第１スイッチ部と、第３端子及び第４端子を有し、前記第３端子が前記出力端子に接続された第２スイッチ部と、前記第２端子と第１電源線との間に接続された第１の２Ｒ抵抗部と、前記第４端子と第２電源線との間に接続された第２の２Ｒ抵抗部とを含み、前記第１スイッチ部及び第２スイッチ部は、それぞれ、前記補正用素子の抵抗値の２倍のオン抵抗値を有することを特徴とする。 （もっと読む）

【課題】電流入力ＡＤＣの精度及び分解能を改善するため、入力電流オフセット誤差を減少させる。
【解決手段】信号独立性低入力容量を具備するバッファ回路が入力装置においてブートストラップ技術を使用し、該入力装置のチャンネル領域は該入力装置のゲートにおける絶対的な入力電圧に対して不感受性となる。更に、ブートストラップ技術は、該入力装置における入力容量を著しく減少させるために局所的なフィードバック経路を確立するために使用される。バッファ回路は、電流入力ＡＤＣのフロントエンドを形成するために電荷バランス化変調器を形成するために積分器と結合させることが可能であり、その結果得られる電流入力ＡＤＣは非常に低い入力電流オフセット誤差を示す。 （もっと読む）

【課題】集積回路内でのばらつきによる影響を低減させる。
【解決手段】ＡＤ変換集積回路は、入力電流の電流量をデジタル変換して出力するＡＤコンバータであって、抵抗が接続される抵抗接続端子と、入力電流または抵抗に流れる基準電流の電流量をデジタル信号に変換して出力する変換部と、基準電流に応じたデジタル信号に基づいて、入力電流に応じたデジタル信号を補正する補正部と、を備える。 （もっと読む）

【課題】トラッキングループで発生するハングアップ状態から自動的に脱却可能としたトラッキングループ型デジタル角度変換器を提案する。
【解決手段】入力角度に対して出力角度をフィードバックし、入力角度と出力角度との偏差が常時０となるように動作するトラッキングループ型デジタル角度変換器において、入力角度が出力角度に対して１８０°遷移したいわゆるハングアップ状況が発生した場合に、これを解消するために回転検出信号の符号を判定し、入力角度がどの象限に存在するかを判定する検出信号符号判別部４１と、出力角度の象限と入力角度の象限を照合し、象限が一致しないことを検出してハングアップ状態と判定し、出力角度を入力角度に合致させる修正を行なう出力角度補正部４２とを設ける。 （もっと読む）

選択可能モード・フィールドトランスミッタは、機能、性能、及び電力消費量の異なる組み合わせを有する複数の動作モードの１つで動作するように構成可能である。選択可能モード・フィールドトランスミッタは、ハウジングと、ハウジング内に配置されたセンサと、センサにより与えられるデータを、ハウジングの外部にあるレシーバに伝送するトランスミッタ回路とを含む。トランスミッタ回路は、ハウジングの外部にある源から受信されたモード選択データに応答して、トランスミッタ回路を複数の動作モードの１つに電気的に構成するコントローラを含む。したがって、特定の用途のニーズ又は要件に基づいて、選択可能モード・フィールドトランスミッタを構成することができる。 （もっと読む）

【課題】電磁放射線検出器が出力するアナログ量をデジタル化する方法を提供する。
【解決手段】元素センサのマトリクスを備える電磁放射線検出器が出力するアナログ量(V_E)をデジタル化する方法であって、マトリクスの各行または各列に関して、積分器ステージを使用してアナログ量の第１の積分段階を実行する処理と、積分されたアナログ量(V_S)を比較器ステージの出力端子に接続された２進カウンタ及びメモリ素子により第１の数値(B)に変換する処理と、第１の数値をアナログ信号(V_DAC)に変換する処理と、アナログ信号(V_DAC)をアナログ量(V_E)から減算する処理と、減算結果(V_E-V_DAC)を第１の数値に相当する利得で増幅する処理と、増幅されたアナログ信号“2^B・(V_E-V_DAC)”に比例する第２の数値(M)を生成するために、第２の積分段階を実行する処理と、アナログ量(V_E)に相当する数“N”を形成するために第１の数値と第２の数値とを加算する処理とを含む。 （もっと読む）

【課題】ＡＤ変換のサンプリングレートが受信信号のシンボルレートに近い値である場合であっても正確なタイミングでのＡＤ変換を可能とする。
【解決手段】本発明の光受信装置は、各符号の光強度波形がRZパルスである変調方式を併用した光送信装置からの光信号をＡＤ（Analog to Digital）変換部の変換処理によってデジタル信号へと変換する。ＡＤ変換部の後段の制御値算出部で、デジタル信号をデジタル処理してデジタル信号の絶対値または該デジタル信号の絶対値と一対一に対応する値を取得し、デジタル信号の絶対値または該デジタル信号の絶対値と一対一に対応する値に基づいてＡＤ変換部でのサンプリングタイミングの最適タイミングからの誤差を推定し、該誤差に基づいて該サンプリングタイミングを制御する制御値を算出する。この制御値に基づいてＡＤ変換のサンプリングタイミングを規定するパルスの位相を補正することが可能となる。 （もっと読む）

【課題】アンプシェア動作時の低消費電力化を図る。
【解決手段】１つの演算増幅器４７を２つのステージで時分割シェアするペアステージにおいて、演算増幅器４７を構成するユニット増幅器４８の数を、高い精度を必要とするステージが必要とするユニット増幅器４８の数「６４」に設定しておく。各ユニット増幅器４８に設けられたスタンバイスイッチ４９を構成する２つのトランジスタのゲートに入力される制御回路５０からのスタンバイ信号standbyによって、有効に動作するユニット増幅器４８の数を制御可能になっている。そして、高い精度を必要としない方のステージが演算増幅器４７を使用するフェーズでは、上記スタンバイ信号standbyによって必要最小限のユニット増幅器４８のみを有効にして過剰消費電流を削減する。こうして、アンプシェア動作時の低消費電力化を図る。 （もっと読む）

【課題】 スキャンＡＤ変換動作中に任意のチャネルを単一ＡＤ変換動作したい場合にスキャンＡＤ変換動作と単一ＡＤ変換動作の切換え及びファームによる調停処理を行う必要のないＡＤ変換装置を提供する。
【解決手段】 複数のアナログ信号入力チャネルと、チャネル群の中から指定のチャネルを選択し、選択したチャネルのアナログ信号を出力するマルチプレクサと、マルチプレクサの出力信号をサンプルホールドするサンプルホールダと、サンプルホールダの出力信号をデジタル信号に変換するアナログ−デジタル変換器と、変換する複数のチャネルを選択設定するチャネル選択設定手段と、チャネル選択設定手段により選択設定したチャネルを所定周期で順次指定してアナログ−デジタル変換器を連続動作させるスキャン変換制御手段を備え
所定周期で複数チャネルを順にＡＤ変換するスキャン変換動作において少なくとも１つのチャネルの入力信号を変更設定可能とする。 （もっと読む）

【課題】負（ｎｅｇａｔｉｖｅ）電圧を必要としない積分型アナログ・デジタル変換器（Ｉｎｔｅｇｒａｔｉｎｇ Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ ）を備える温度情報出力装置（Ｏｎ Ｄｉｅ Ｔｈｅｒｍａｌ Ｓｅｎｓｏｒ）を提供すること。
【解決手段】基準電圧と、当該基準電圧より更に高い比較電圧との差を積分して第２の電圧を出力する積分手段と、前記第２の電圧が第１の電圧のレベルに到達するまで入力されるクロックの数をカウントして、第１の電圧のレベルに対応するデジタルコードを出力するカウント手段とを備える。 （もっと読む）

【課題】消費電力を低減することが可能なΔΣＡＤＣ回路を提供する。
【解決手段】ΔΣＡＤＣ回路１００に、所定の周期でサンプリングされる入力信号の積分値を出力する積分器１０３と、前記積分値が基準値を上回った場合にパルス信号を出力するとともに、前記積分値と前記基準値との差分値を積分器１０３に入力する差分器と、前記差分器からのパルス信号が入力され、当該パルス信号の入力回数をカウントしてカウンタ値として出力するカウンタ回路１０５と、積分器１０３への電力供給を停止したときにおける積分器１０３の積分値およびカウンタ回路１０５のカウンタ値を保持する積分値・カウンタ値保持部と、を具備し、前記積分値・カウンタ値保持部により保持された前記積分値および前記カウンタ値を、それぞれ積分器１０３への電力供給を再開したときにおける積分器１０３の積分値の初期値およびカウンタ回路１０５のカウンタ値の初期値とする。 （もっと読む）

【課題】マルチプレクサ部で信号を切り換えてからＡ／Ｄ変換を実施するまでの間隔が短くしても、入力電圧のデジタル値を精度よく得る。
【解決手段】センサからＡ／Ｄ変換部４までの入力回路によるセンサ出力電圧の応答遅れと、電荷の再配分による電圧変化に起因する計測誤差の計算式を回路の関係式から求め、計算式に基づいてＡ／Ｄ変換値の補正を行う。 （もっと読む）

【課題】従来の離散値変換回路は変換回路の周辺に温度検知回路や基準電圧回路を設けることで温度誤差や経年変化による誤差を補正していたため、複数個の変換回路を補正するためには、個々に必要となっており、非効率的な補正手段であった。加えて、変換回路の誤差の主因である変換回路自体の回路誤差を補正する仕組みにはなっていなかった。
【解決手段】温度検知部４からの被測定量が入力電圧レベルとして温度検知回路５に入力されると、温度検知回路５はその入力電圧レベルを離散値化し、その値に対応した補正量が記憶部３に記憶されていれば、その補正量に基づいて誤差補正の演算を行う。 （もっと読む）

【課題】異なるキャリア周期での複数モータのインバータ制御に好適に利用されるＡＤ変換装置を提供する。
【解決手段】第１モータのＵ相位置情報信号と第２モータのＵ相位置情報信号とのいずれかを選択する第１のセレクタ５と、第１モータのＶ相位置情報信号と第２モータのＶ相位置情報信号とのいずれかを選択する第２のセレクタ６と、両セレクタ５，６の出力をそれぞれディジタル値に変換する第１及び第２のＡＤ変換器３，４とを設ける。第１モータのＵ相及びＶ相位置情報信号の次のＡＤ変換の実行期間と、第２モータのＵ相及びＶ相位置情報信号の次のＡＤ変換の実行期間とが重なるか否かを重なり検知回路７にてキャリア周期ごとに予測し、この予測の結果をＡＤコントローラ２へ通知する。ＡＤコントローラ２は、この予測結果をもとに次のＡＤ変換の実行を調停するように、両セレクタ５，６及び両ＡＤ変換器３，４の動作制御を行う。 （もっと読む）

【課題】回路素子に起因するＡ／Ｄ変換精度の劣化を低減可能なＮビットＡ／Ｄ変換器を提供する。
【解決手段】ＮビットＡ／Ｄ変換器は、巡回型Ａ／Ｄ変換回路１１に入力されたアナログ信号に対応した非冗長２進表現のディジタル値を生成するディジタル回路１２を含む。ディジタル回路１２は、ミスマッチ誤差を補正する回路５３と、有限利得誤差を補正する回路６３を含む。回路５３は、補正値Ｘ_ｍ１、Ｘ_ｍ２を格納する記憶回路５５ａ、５５ｂと、加算値Ｘ_ｍ１＋Ｘ_ｍ２を生成する加算器５７と、ミスマッチ誤差補正用の係数Ｅ_ｍを格納する記憶回路５９と、乗算値Ｅ_ｍ×（Ｘ_ｍ１＋Ｘ_ｍ２）を生成する乗算器６１とを含む。回路６３は、補正値Ｘ_ｇ１、Ｘ_ｇ２を格納する記憶回路６５ａ、６５ｂ、加算値Ｘ_ｇ１＋Ｘ_ｇ２を生成する加算器６７、有限利得誤差の補正用の係数Ｅ_ｆｇを格納する記憶回路６９、乗算値Ｅ_ｆｇ×（Ｘ_ｇ１＋Ｘ_ｇ２）を生成する乗算器７１を含む。 （もっと読む）