【課題】コンパレータ回路において、従来技術に比較して高速で消費電力を低下させる。
【解決手段】入力される２つの入力電圧に応じて、第１及び第２のＭＯＳトランジスタからなる入力差動対のいずれか１つのＭＯＳトランジスタにおいて、当該１つのＭＯＳトランジスタとスイッチトランジスタとを含むループにより適応バイアス電流を発生する入力差動対及び適応バイアス電流発生回路と、上記適応バイアス電流に対応する電流を検出してラッチ論理を変化させた後、上記スイッチトランジスタをオンからオフに切り換えることにより上記適応バイアス電流を遮断するラッチ回路とを備える。 （もっと読む）

【課題】高い周波数の差動信号をシングルエンドの信号に変換可能な信号変換回路、当該信号変換回路を備えたアイソレータ回路及び信号変換方法を提供すること
【解決手段】本発明にかかる信号変換回路１０は、差動信号である信号Ｄ１及び信号Ｄ２が入力されるヒステリシスコンパレータ１、２及び変換バッファ３を備える。ヒステリシスコンパレータ１は、信号Ｄ１の電位Ｖ１と信号Ｄ２の電位Ｖ２との大小の比較結果を信号Ｅ１として出力する。ヒステリシスコンパレータ２は、電位Ｖ１と電位Ｖ２との大小を比較し、当該比較結果を信号Ｅ１の反転信号である信号Ｅ２として出力する。変換バッファ３は、信号Ｅ１及び信号Ｅ２をシングルエンド信号Ｆに変換する。 （もっと読む）

【課題】高速に、かつ高精度で動作する比較器及びＡＤＣ等を構築すること。
【解決手段】従来の比較器は、比較器に入力される２つの入力電圧の差が小さいほど、安定した比較結果を得るまでに時間がかかり、また、２値の出力しか得られない。安定した比較結果が得られるまでの状態を、通常メタステーブル状態と呼んでいる。本発明は、このメタステーブル状態を積極的に利用する。すなわち、メタステーブル状態を検出することで、ハイとロウの中間レベルの判定を合わせて行える。これによって、３値以上を出力する比較器が容易に実現できる。本発明の比較器は、比較器の数を減少させることができると同時に、通常では判定が終了していない状態で比較動作を終了させることが可能になるため、速度向上にも役立ち、高速、高精度のＡＤＣ（アナログデジタル変換器）等の機器に応用できる。 （もっと読む）

【課題】安定なヒステリシス特性を有するシュミットトリガ回路を提供する。
【解決手段】実施形態のシュミットトリガ回路は、ＰＭＯＳトランジスタＰ１、Ｐ２とＮＭＯＳトランジスタＮ１、Ｎ２が直列に接続されたインバータＩＶ１と、ＰＭＯＳトランジスタＰ１に並列に接続されたＰＭＯＳトランジスタＰ３と、ＮＭＯＳトランジスタＮ１に並列に接続されたＮＭＯＳトランジスタＮ３と、出力信号Ｚの反転信号ＤをＰＭＯＳトランジスタＰ３およびＮＭＯＳトランジスタＮ３のゲート端子へ印加するインバータＩＶ２と、を有し、入力信号Ａを反転させた信号ＢをＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２のゲート端子へ印加する高閾値論理回路１と、入力信号Ａを反転させた信号ＣをＮＭＯＳトランジスタＮ１およびＰＭＯＳトランジスタＰ２のゲート端子へ印加する低閾値論理回路２と、を備える。 （もっと読む）

【課題】安定したヒステリシス特性を有するコンパレータを提供する。
【解決手段】コンパレータ１は、一対の差動入力トランジスタＴ１，Ｔ２を有する差動回路部１０と、差動回路部１０にヒステリシスを付加するためのセレクタ回路部２０と、レベル変換増幅部３０とを備える。セレクタ回路部２０は、差動入力トランジスタＴ１，Ｔ２のドレインにそれぞれ接続するトランジスタＴ３，Ｔ４を有し、トランジスタＴ３，Ｔ４の一方がオンするときオンしたトランジスタに接続する側のトランジスタＴ１，Ｔ２から一定のバイアス電流Ｉｂを吸引するように接続される。レベル変換増幅部３０の２つの増幅回路３１，３２は、セレクタ回路部２０のトランジスタＴ３，Ｔ４に対して並列に接続されており、差動回路部１０の出力に応じてトランジスタＴ３，Ｔ４の一方をオンし同時に他方をオフすることでバイアス電流Ｉｂを切り換える。 （もっと読む）

【課題】静電気放電に対する耐性が強く且つ低消費電力にて、遅延時間のバラツキを抑えることが可能な遅延回路及びインバータを提供する。
【解決手段】遅延回路のインバータとして、低電位部は、夫々のソース端子及びドレイン端子が第１共通接続点にて接続されている一対のＦＥＴを有し、高電位部は、夫々のソース端子及びドレイン端子が第２共通接続点にて接続されている一対のＦＥＴを有する。インバータ出力Ｌ２が高電位状態となった場合には、上記第１共通接続点に電源電位ＶＤＤを印加する一方、低電位状態となった場合には、上記第２共通接続点に接地電位ＧＮＤを印加することによりヒステリシス特性を持たせる。更に、製造上のバラツキ又は環境温度の変化に伴う遅延時間の変動を抑制させるべく、上記した電源電位ＶＤＤ又は接地電位ＧＮＤの供給元となり、かつ常時オン状態のＦＥＴを設ける。 （もっと読む）

【課題】動作モードに応じた短い応答時間及び低消費電力と、レイアウト面積の削減とを実現するコンパレータを提供する。
【解決手段】コンパレータは、第１の動作モードに対応した第１の電圧と、第２の動作モードに対応した第１の電圧より低い第２の電圧とのいずれか一方を基準電圧として選択される動作モードに応じて出力する基準電圧生成回路と、第１の動作モードに対応した第１の定電流と、第２の動作モードに対応した第１の定電流より低い第２の定電流とのいずれか一方を選択される動作モードに応じて供給する定電流回路と、定電流回路により電流が供給され、外部から入力される電圧と基準電圧生成回路が出力する基準電圧とを比較した比較結果を出力する差動増幅回路とを備え、差動増幅回路が出力する比較結果に応じて、第１及び第２の動作モードのいずれか一方が動作モードに選択される。 （もっと読む）

【課題】被監視電圧を効率的に監視でき、かつ、自由度の高いコンパレータを備えたマイクロコンピュータを提供する。
【解決手段】被監視電圧を第１の基準電圧と比較する第１のコンパレータと、被監視電圧を第２の基準電圧と比較する第２のコンパレータと、第１のコンパレータと第２のコンパレータによって並行して被監視電圧を監視し、あらかじめ設定した条件に達したときに割込み信号を発生する割込み制御回路と、を備える。さらに、第１、第２の基準電圧を設定するＤ／Ａコンバータや第１、第２のコンパレータによってセット、リセットされるフリップフロップ回路を設け、フリップフロップ回路により割込みを発生させてもよい。 （もっと読む）

【課題】入力電圧の変化を高精度に検出できる電圧比較回路を実現する。
【解決手段】比較器の出力電圧に応じて所定のヒステリシス電圧幅を持たせて比較器の比較電圧を変化させる電圧比較回路において、一端が比較器の出力端子に接続され、他端に基準電圧に応じた電圧が印加され、比較器の出力電圧に応じてオンまたはオフするダイオードを備え、このダイオードがオフしている時は、基準電圧が比較器の比較電圧となる。 （もっと読む）

【課題】簡単な回路構成で、広範囲で高精度かつ低いヒステリシス特性を持たせることができるヒステリシスコンパレータを提供する。
【解決手段】ヒステリシスコンパレータ１において、差動対３０の一方に定電流源２の負荷抵抗２２と比精度が保たれている抵抗２３が設けられているコンパレータ回路３、４の出力をＲＳラッチ５のリセット、セット入力とし、入力信号Ｖｉｎａ、Ｖｉｎｂをコンパレータ回路３、４へ入力する際は互いに逆になるように入力する。 （もっと読む）

振幅ヒステリシスを組み込む比較器を提供するための技術である。典型的な実施形態では、電流オフセット段は、フォールドカスコード構造を有する比較器につながれる。電流オフセット段は、振幅ヒステリシスをインプリメントする比較器出力の交換を遅らせるために、入力段から生成された電流をオフセットする。典型的な実施形態では、レール間入力電圧は、２重のＮＭＯＳおよびＰＭＯＳ入力段の提供により適応されてもよい。別の典型的な実施形態では、振幅ヒステリシスは、調整可能なしきい電圧によって制御されてもよい。さらに別の典型的な実施形態では、一定のトランスコンダクタンスｇｍバイアス回路は、入力同相電圧および／または他の変化にわたるしきい電圧の安定性を維持するために提供されてもよい。 （もっと読む）

【課題】増幅回路の動作に必要な電流値を増加させることなく、ヒステリシスを用いて耐ノイズ特性を向上させることができる信号レベル検出回路を提供すること。
【解決手段】増幅回路６ａの電圧利得は、増幅回路６ｂの電圧利得より大きく、切替装置６ｃは、ピークホールド回路７ａに増幅回路６ａの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ａの出力信号から増幅回路６ｂの出力信号に切り替え、ピークホールド回路７ａに増幅回路６ｂの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ｂの出力信号から増幅回路６ａの出力信号に切り替える。 （もっと読む）

【課題】容易に計算でき、出力精度を高め得るとともに，初期化させる必要な半導体集積回路及び種種の応用に対して高精度且つ有効なリセット信号を提供する。
【解決手段】電源電圧が一定のクランプ電圧レベルを超えると電源電圧の上昇に従って電圧が上昇するチャージクランプ回路と、電源電圧の上昇に基づき一定比率で電圧が上昇する分圧回路と、該チャージクランプ回路の出力と該分圧回路の出力を比較してチャージクランプ回路の出力電圧が上回った場合にリセット信号を出力するコンパレータ回路からなり、さらに、該比較回路の出力から出されるリセット信号を保持するヒステリシス回路を有するパワーオンリセット回路を提供する。 （もっと読む）

【課題】ヒステリシス特性を持たせるための抵抗を短絡／開放するスイッチのオン抵抗変動による差動利得を削減する。
【解決手段】第１段の差動回路は、電源とアースの間に存する、直列接続されたＲ５およびＴＲ７と、直列接続されたＲ６およびＴＲ８と、その共通エミッタ接続点に接続された定電流源Ｉｒ９で構成される。第２段のエミッタフォロワ回路は、電源とアースの間に存する、直列接続されたＴＲ１０，Ｒ１２および定電流源Ｉｒ１６と、直列接続されたＴＲ１１，Ｒ１８および定電流源Ｉｒ１７で構成されて差動出力信号を出力する。ＳＷ１３，ＳＷ１４はＲ１２の両端にそれぞれの一端が接続され、他端は次段回路の入力側に接続され、差動出力信号に基づいて排他的にオン／オフする。 （もっと読む）

【課題】回路規模を大幅に縮小することが可能なヒステリシスコンパレータを提供する。
【解決手段】強誘電体キャパシタＣｓと、入力電圧Ｖｉｎが入力され、強誘電体キャパシタＣｓに出力する入力端子Ｔ１と、強誘電体キャパシタＣｓに直列接続されたリファレンスキャパシタＣｏと、強誘電体キャパシタＣｓとリファレンスキャパシタＣｏとの接続点に制御端子Ｔｇが接続され、出力電圧Ｖｏｕｔを出力するスイッチング回路ＳＷ１とを備えている。 （もっと読む）

【課題】判定時間を短くしたコンパレータ回路と，それを有するＡＤＣを提供する。
【解決手段】コンパレータ回路は，入力信号が判定値より大きいか小さいかを示す判定信号を出力する。そして，コンパレータ回路は，入力信号と第１の比較値とを比較し判定結果を有する第１の判定信号を生成する第１のコンパレータと，入力信号と，第１の比較値と異なる第２の比較値とを比較し判定結果を有する第２の判定信号を生成する第２のコンパレータと，第１及び第２の判定信号のうちいずれが先に生成されたかを検出し，先に生成された信号を選択して判定信号として出力する出力選択回路とを有する。 （もっと読む）

【課題】センサ回路が正常に動作している状態において２つのコンパレータの出力信号が異なる値をとることを抑制することが可能なセンサ回路を提供する。
【解決手段】ストップランプスイッチの信号処理回路８は、磁気センサ４，５からブレーキペダルの踏み込み操作に伴うプランジャピンの移動量に応じた値の入力信号Ｖｉｎ１，Ｖｉｎ２がそれぞれ入力される第１及び第２コンパレータ１１，１２を備えている。信号処理回路８には、一方のコンパレータ１２，１１の出力信号Ｖｏｕｔ２，Ｖｏｕｔ１の値が反転準すると、このときの他方のコンパレータ１１，１２の出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の値も反転するように該他方のコンパレータ１１，１２の基準信号Ｖｒｅｆ１，Ｖｒｅｆ２の値を予め設定された値に変更する第１及び第２基準信号変更回路１３，１４が設けられている。 （もっと読む）

【課題】入力電圧の閾値の変動があっても、ヒステリシス電圧が変化せず、温度特性の影響を受けないヒステリシスコンパレータを提供する。
【解決手段】入力端子ＩＮとグランドとの間に接続された抵抗２，３は、入力電圧Ｖｉｎに対応する電圧を発生し、コンパレータ１の入力端子に与える。コンパレータ１が“Ｈ”を出力しているとき、抵抗８にはＰＭＯＳ６のドレイン電流が流れる。ＰＭＯＳ６のドレイン電流に相当するＰＭＯＳ４のドレイン電流が抵抗２及び抵抗３の接続点に与えられることにより、ヒステリシス電圧が設定される。温度が変化して抵抗２，３，８の抵抗値が変化しても、ＰＭＯＳ４のドレイン電流が抵抗２及び抵抗３の接続点に与えられることにより設定されるヒステリシス電圧の値は、変化しない。 （もっと読む）

【課題】コストの増加を抑制しつつ、高いチューニング精度を維持するとともに、チューニングに要する時間の増加を抑制できる半導体装置を提供する。
【解決手段】レベルシフト回路５を構成する可変抵抗Ｒ１およびＲ２に加えて、ＢＧＲ回路１のＶＢＧＲ電圧の出力ノードと可変抵抗Ｒ１との間に接続された付加抵抗ＲＵと、可変抵抗Ｒ２と基準電圧との間に接続された付加抵抗ＲＤとを有し、付加抵抗ＲＵおよびＲＤのそれぞれに並列して、Ｎチャネル型のＭＯＳトランジスタＴＵおよびＴＤが接続されている。 （もっと読む）

【課題】回路規模をより縮小することが可能なヒステリシスコンパレータ回路を提供する。
【解決手段】ヒステリシスコンパレータ回路１００は、定電流源と、定電流による電圧降下に応じた出力電圧を出力する可変抵抗回路と、入力端子に反転入力端子が接続され、定電流源と可変抵抗回路との間の第１の接点に非反転入力端子が接続され、反転入力端子に入力された入力信号と非反転入力端子に入力された第１の接点の基準電圧とを比較し、この比較結果に応じた電圧を出力するコンパレータと、スイッチ回路と、を備える。スイッチ回路は、コンパレータの非反転出力が“Ｌｏｗ”レベルの場合は、可変抵抗回路の抵抗値を第１の抵抗値に切り換え、コンパレータの非反転出力が“Ｈｉｇｈ”レベルの場合は、可変抵抗回路の抵抗値を第１の抵抗値よりも小さい第２の抵抗値に切り換える。 （もっと読む）